Eagle Gerber Files erzeugen Problem

Hier 
https://support.jlcpcb.com/article/29-suggested-naming-patterns?_ga=2.193293741.1408492716.1585824401-209187410.1575145219 
ist beschrieben, welche Dateien JLC erwartet.

Wie man einen Gerbersatz erstellt ist beschrieben, nämlich hier
https://support.jlcpcb.com/article/43-how-to-export-eagle-pcb-to-gerber-files?_ga=2.71249040.1408492716.1585824401-209187410.1575145219

Ich weiß echt nicht was ich falsch mache. Ich habe folgende Dateien: 
CMP, DRD, DRI, GPI, PLC, PLS, SOL, STC, STS

Das wären die Analyse Meldungen:

 Error:
 Aktivmodul.dri(null): Non-gerber274X/excellon formats
 Aktivmodul.gpi(null): Non-gerber274X/excellon formats
 Aktivmodul.sts(Bottom Soldermask):Gerber file with a board outline

 Ok:
 Aktivmodul.cmp(Top Layer):Generic Gerber file
 Aktivmodul.drd(Drill Layer):Generic Gerber file
 Aktivmodul.plc(Top Silkscreen):Generic Gerber file
 Aktivmodul.pls(Bottom Silkscreen):Generic Gerber file
 Aktivmodul.sol(Bottom Layer):Generic Gerber file
 Aktivmodul.stc(Top Soldermask):Generic Gerber file

Kannst du mir sagen, wie ich das dann in Eagle gestalte? Arbeite schon 
länger mit Eagle. Hatte den Fehler aber jetzt zum ersten mal...

HKAudio schrieb:
> Kannst du mir sagen, wie ich das dann in Eagle gestalte?

In welchem Layer liegen denn deine Boardumrisse?
Es kann auch an irgendeinem falsch designten Bauteil liegen.

Um hier lange Diskussionen zu vermeiden, wäre es möglicherweise am 
einfachsten, wenn du verrätst, wie deine Board-Datei aussieht und mit 
welcher Eagle-Version du versuchst, die Daten zu generieren.

Ich habe jetzt das ganze davor mit Eagle 7.6.0 gemacht. Inzwischen habe 
ich mir eagle 9.6.0 heruntergeladen. Hier geht das ganze, aber habe 
jetzt ein anderes Problem. Siehe bild anhang. Einige Pads sind einfach 
mit auf der Massefläche. Ich habe mich an folgende Anleitung gehalten:
https://www.youtube.com/watch?v=Jf2y1rTRHDg&feature=youtu.be

Folgende Meldungen treten hier auf:

 Other.gbr(null): Non-critical Gerber file
 gerber_job.gbrjob(null): Non-gerber274X/excellon formats
 profile.gbr(Board Outline Layer):Gerber file with a board outline
 solderpaste_top.gbr(null): Non-gerber274X/excellon formats
 copper_bottom.gbr(Bottom Layer):Generic Gerber file
 copper_top.gbr(Top Layer):Generic Gerber file
 drill_1_16.xln(Drill Layer):Generic Gerber file
 silkscreen_bottom.gbr(Bottom Silkscreen):Generic Gerber file
 silkscreen_top.gbr(Top Silkscreen):Generic Gerber file
 soldermask_bottom.gbr(Bottom Soldermask):Generic Gerber file
 soldermask_top.gbr(Top Soldermask):Generic Gerber file
 solderpaste_bottom.gbr(Bottom Solder Paste):Generic Gerber file

Offensichtlich ist der Fehler noch da. Habe aber keine Ahnung wo er 
genau liegt...

Lad doch direkt die Eagle-Datei hoch! In Easy-EDA meine ich.

Gruss Chregu

Christian M. schrieb:
> Lad doch direkt die Eagle-Datei hoch!

Genau. Eine Datei die alles enthält und keine Gerber-Wissenschaft draus 
macht! Furchtbar.

HKAudio schrieb:
> Unbenannt.PNG

Nennst du das eine Board-Datei?
Ich hatte es befürchtet :-(

> Einige Pads sind einfach mit auf der Massefläche.

Auf dem Bild sind ein paar mehr Pads. Welche meinst du?

Den Bestückungsdruck solltest Du entweder weglassen oder ihn zumindest 
von den Pads runternehmen und NEBEN die Bauteile setzen.

Guten Morgen,

natürlich weiß ich, dass die png Datei keine Board Datei ist. In Eagle 
sieht die Platine auch so aus, wie sie es soll. Im Anhang die Board 
Datei.

Alles klar. Werde ich machen!

Bring erst mal Deine Polygone in Ordnung. Du hast 4 Stück auf Top und 2 
Stück auf Bottom Sowohl auf Bottom als auch auf Top ist immer ein GND 
dabei. Du willst sicher nur GND - lösche die restlichen.

Dann kann man die Polygone auch ordentlich Zeichnen. Entweder innerhalb 
der Umrandung oder direkt auf der Umrandung. Auf der rechten Seite 
liegen die Polygone alle außerhalb.

Habe das File überarbeitet. Den Bestückungsdruck muss ich noch abändern, 
dass er wie schon hier gesagt wurde, nicht auf den Pads liegt. Als 
Anhang die überarbeitete Datei und ein Foto, was das Problem zeigt. Es 
sind nicht alle Pads markiert, nur ein paar.

Zeno schrieb:
> Bring erst mal Deine Polygone in Ordnung

Das ist ein Paradebeispiel für Fluten ohne Sinn und Verstand. Frei 
floatende Cu-Flächen sind schädlich, aber da kann man hier im Forum 
gegen Wände reden.

Georg

Für was sind die denn schädlich? Da es sich hier um einen Audio Baustein 
handelt, möchte ich die Massefläche beibehalten

Ja klar les´ ich die

Also habe gerade mal probiert aus Deiner Boarddatei einen Gerbersatz zu 
zu machen. Das ist bei mir fehlerfrei durchgelaufen. FEhler gab es nur 
beim Einladen Deines Boardfiles, aber das könnte damit zusammenhängen 
das ich das mit Version 6.5 gemacht habe.
Habe die Gerberfiles auch mal bei JLCPCB hochgeladen und die werden ohne 
Fehler akzeptiert. Allerdings hat er keine Vorschau angezeigt, was aber 
erst mal nichts bedeuten muß. Habe Dir mal den Gerbersatz und Jobfile 
mit angehangen. Kannste ja mal vergleichen vielleicht findest Du da was.

HKAudio schrieb:
> Für was sind die denn schädlich?

Die freien Fitzel dienen als Antennen und fangen Dreck ein, den du 
eigentlich nirgends haben möchtest.

Achso okay. Man lernt nie aus...

Der service von JLC hat sich soeben gemeldet. Die sagten, es sei alles 
in Ordnung. Ich habe das Board jetzt mal in Auftrag gegeben. Mal gucken 
was dann ankommt...

Danke für eure Hilfe!