Im Anhang ist das Bild eines BladeRF 2.0. Am unteren Rand ist JTAG
ausgeführt, gekennzeichnet mit FX3 JTAG. Wie man sieht, sind dort nur
die verzinnten Pads zu sehen. Es gibt keinen Pin Header oder
andersartigen Anschluss. Ich habe "sowas" schon öfter auf Platinen
gesehen und ich habe mich immer gefragt, warum da Lötzinn drauf ist.
Warum lässt man das nicht unverzinnt? Gibt es dafür einen
fertigungstechnischen Grund?
Gibt es hier irgendeinen Zusammenhang mit JTAG (dort ist es mir
besonders oft aufgefallen). Vielleicht irgendein Testschritt in der
Fertigung?
Man lässt den Stecker weg um Geld zu sparen. Wenn man auch noch das Lot
weglassen wollte müsste man die Pastenschablone neu machen. Das lohnt
sich üblicherweise nicht.
Ja, das ist fertigungsbedingt. In der Pastenmaske sind die Aussparungen
für den bestückten Stecker vorgesehen (waren wahrscheinlich im Prototyp
vorhanden), dann wurde dieser weggelassen aber die Maske nicht geändert.
> BladeRF 2.0
Bladder-F 2.0
Die SMD-Teile sind wahrscheinlich schwallgelötet oder so, möglicherweise
zu einem Zeitpunkt in der Produktion, wo noch nicht feststeht ob der
Anschluss bestückt wird oder nicht.
der_andere_sebastian schrieb:> Ja, das ist fertigungsbedingt. In der Pastenmaske sind die> Aussparungen> für den bestückten Stecker vorgesehen (waren wahrscheinlich im Prototyp> vorhanden), dann wurde dieser weggelassen aber die Maske nicht geändert.
Hier steht sgar dabei, warum.
JTAG, ein Programmier- Test und debuginterface. In der Serie bringt der
Debugstecker keinerlei Nutzen, und wird daher entfernt.
Eine Maske neu macht wegen der paar mg Lötzinn niemand.
In der Serie werden zum Programmieren üblicherweise dann Testadapter
verwendet, diese kontaktieren über Testpunkte oder die Pads direkt (mit
Nadeln), weshalb der Stecker nicht benötigt wird.
Hier kommt dazu, dass es ein FPGA ist, welches sowieso nicht in der
Produktion über JTAG programmiert wird, weil sich das Programm im SFLASH
daneben befindet.
Würde man das Kupfer der Leiterplatte allein als Kontaktmaterial lassen,
würde das bald "anlaufen" und gäbe einen schlechten Kontakt. Zinn ist
zwar unedler, aber auch weich. Schon bei leichtem Kontaktdruck ergibt
sich so eine gut leitende Oberfläche und zusätzlich kann man dort ggf.
einen Stecker auflöten. Bei Kupfer müsste man die Flächen erst
vorbereiten oder ein "scharfes" Flussmittel verwenden. Aus diesem Grund
sind die Anschlussbeine von bedrahteten Bauelementen verzinnt. Der Kern
ist ja Kupfer. Aber durch die Verzinnung ist einen gute
Kontaktierbarkeit (in Steckplatten) und Lötbarkeit gegeben.
Ben B. schrieb:> Die SMD-Teile sind wahrscheinlich schwallgelötet oder so, möglicherweise> zu einem Zeitpunkt in der Produktion, wo noch nicht feststeht ob der> Anschluss bestückt wird oder nicht.
Die Platine ist 100% sicher Reflow, weil das FPGA (das auf der Platine
ist ein BGA-Gehäuse) nicht in der Welle gelötet werden kann.
Die Stecker könnten dagegen möglicherweise wellengelötet sein, aber das
kann nur auf der Rückseite gemacht werden. Das Zinn auf den SMD-Pads auf
der zu sehenden Seite ist nicht von der Welle, da bin ich sicher ;-)
Ralf schrieb:> Warum lässt man das nicht unverzinnt?> Gibt es hier irgendeinen Zusammenhang mit JTAG (dort ist es mir> besonders oft aufgefallen).
Damit man später einen Jtag Stecker oder Drähtchen einfach dranlöten
kann, wenn man eine Rückläufer oder im Feld was debuggen muss lässt man
sowas eher verzinnt.
Auch beim Nadelbettadapter kommt verzinnt besser als unverzinnt (größere
Kontakfläche an 'Stichstelle', einheitliche Höhe für alle Testpunkte -
unverzinnt wären besonders 'tief' und hätten dadurch einen geringeren
Anpressdruck)
https://www.smta.org/chapters/files/Arizona-Sonora_SMTA_Presentation_30Aug11.pdf
Blumpf schrieb:> Die Stecker könnten dagegen möglicherweise wellengelötet sein, aber das> kann nur auf der Rückseite gemacht werden.
Glaube ich nicht. Dafür sind die Befestigungsbohrungen zu sauber.
Günni schrieb:> Würde man das Kupfer der Leiterplatte allein als Kontaktmaterial lassen,> würde das bald "anlaufen" und gäbe einen schlechten Kontakt.
Die Platine ist vergoldet?
Sowas kenne ich vom Teleport 9. Bei denen scheint es verschiedene
Geräteversionen zu geben. Bei meinem gibt es einen freien Platz für
einen weiteren IC, dessen Lötpunkte aber verzinnt sind.
Blumpf schrieb:> Ben B. schrieb:>> Die SMD-Teile sind wahrscheinlich schwallgelötet oder so, möglicherweise>> zu einem Zeitpunkt in der Produktion, wo noch nicht feststeht ob der>> Anschluss bestückt wird oder nicht.>> Die Platine ist 100% sicher Reflow, weil das FPGA (das auf der Platine> ist ein BGA-Gehäuse) nicht in der Welle gelötet werden kann.
Mit Sicherheit. Nicht nur wegen des BGA, keiner macht mehr
Schwalllötung, wenn es nicht unbedingt notwendig ist und selbst dann nur
eine lokale (z.B. Steckverbinder in THT). SMD-Bauteile mit Schwalllötung
brauchen viel mehr Platz, weil das Pad zumindest auf einer Seite größer
sein muss. Das ist rund 30 Jahre her ...
Die richtige Antwort hat Soul E. im zweiten Post gegeben.
Ben B. schrieb:> Die SMD-Teile sind wahrscheinlich schwallgelötet oder so, möglicherweise
Eher oder so. Der Einzige der mal wieder nur rumschwallt bist du.
Eine eigene Frage?
Dieser Thread ist über 6 Jahre alt.
Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.
