Bei 10k als seriellen Widerstand im ADC ergeben sich die angehängten
Bilder. Nach 1µs ist die Spannung bis auf 6mV am Zielwert angekommen.
Das ist bei 10Bit Wandlungsbreite grade mal 1 LSB. Und man sieht hier
sogar, wie der langsame OP ein wenig herumregelt.
Helmut L. schrieb:
> Das steht in vielen App Notes von TI und Analog so drin.
Es kommt auf den ADC an. Wenn der anders aufgebaut ist oder eine andere
Samplingeinheit hat, dann darf man schon mal ein wenig nachdenken.
> Auch hat mir mal ein TI Mitarbeiter bei einem Vortrag so was gesagt
> und die wuerden das nicht ohne Grund tun.
Ein Grund könnte sein, dass irgendwer kurz vor der Mittagspuse penetrant
nachbohrt...
Axel S. schrieb:
> Wenn das reichen würde, um einen OPV zum Schwingen zu bringen
Es geht hier nicht um das Schwingen bei kapazitiver Last, sondern darum,
den Sample-C innerhalb der Samplezeit hinreichend weit auf den Endwert
zu laden. Und für eine Umladung ohne Nachlieferung von Energie ist
hierfür theoretisch ein externer Kondensator von 2^Bitbreite * 14pF,
also 1024*14pF = ca. 15nF nötig.