Paar fragen zu PCIe Gen 2

diff schrieb:
> 2. Dürfen innerhalb eines Ports die Längen der paare von Rx, Tx und Clk
> unterschiedlich sein?
Ja, weil die nichts direkt miteinander zu tun haben und jede Lane ihren 
Takt "mitbringt".
https://www.google.com/search?q=pcie+rx+tx+clk+length+matching

> 1. Jedes PCIe device beherrscht das feature "lane polarity inversion"?
>  -> folglich kann ich host.Rx+ and das device.Tx.d- anschliesen und
> host.Rx- and das device.Tx.d+
Ja, weil die Codierung der Daten nicht im eigentlichen Pegel sondern in 
der Zeit zwischen Flankenwechseln steckt. Deshalb kann man ja auch 
einfach Kondensatoren in die Leitungen einfügen.

diff schrieb:
> Wie schaut es da mit der CLKREF aus?  Wird das "lane polary inversion"
> beim CLKREF auch verwendet?

Da der Referenztakt ohnehin symmetrisch ist, weist er überhaupt keine 
Polarität auf und darf daher natürlich auch "verpolt" angeschlossen 
werden. Der Referenztakt wird bei PCIe auch nicht direkt für die 
Abtastung der Datenleitungen verwendet, sondern dient jeweils nur als 
Zeitbasis für eine sehr viel höherfrequenter laufende PLL.