VHDL Übergabe eines States

Ivan G. OP #6832900
Lesenswert?
• ▲
▼ 
Hi,
ich würde gerne ein State an ein Modul weitergeben und wollte fragen, ob 
es überhaupt geht und wie es gehen soll.
Habe nach paar unerfolgreichen Versuchen einen anderen Typen portiert 
und auf die States gemapt, was meiner Meinung nach eine unschöne Lösung 
ist.

Danke für die Hilfe!

Hier ein Beispiel, wie ich es mir ungefähr vorgestellt hatte:
1
entity StateMachine is

2
    Port ( state: in machine);

3
end StateMachine;

4


5
architecture Behavioral of StateMachine is

6
  type  machine is (START, IDLE, STOP);

7
begin

8
--Irgendwas

9
end StateMachine;
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Thread beobachten

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.