Mach XO2 und LVDS-IO Buffer

Duke Scarring schrieb:
> Kennt da jemand einen Workaround?

Bei Xilinx und Altera gibt's ja irgendwo im Installationsverzeichnis
Verilog- bzw. VHDL-Templates für die Instanziierung und Simulation,
teils sehr lowlevel und teils auch nicht in Datasheets dokumentiert.
Bei Lattice Diamond ist es (oder war es) glaube ich auch so: da findet
man alle möglichen Schablonen. Dein Input-LVDS und der Output-LVDS
werden höchstwahrscheinlich auf eine dieser Schablonen aufsetzen.
Such einfach mal nach.

Sigi schrieb:
> Dein Input-LVDS und der Output-LVDS
> werden höchstwahrscheinlich auf eine dieser Schablonen aufsetzen.

1

COMPONENT ILVDS

2

PORT(

3

        A : IN std_logic := 'X';

4

        AN: IN std_logic := 'X';

5

        Z : OUT std_logic

6

 );

7

END COMPONENT;

8

   attribute syn_black_box of ILVDS  : Component is true;

9

   attribute black_box_pad_pin of ilvds : component is "a,an";

10

--

11

COMPONENT OLVDS

12

PORT(

13

        A  : IN std_logic := 'X';

14

        Z  : OUT std_logic ;

15

        ZN : OUT std_logic

16

 );

17

END COMPONENT;

18

   attribute syn_black_box of OLVDS : Component is true;

19

   attribute black_box_pad_pin of olvds : component is "z,zn";

Das ist leider nicht so ergiebig. Es endet alles in einer Blackbox und 
nicht in einer konfigurierbaren IO-LVDS-BUFT-Component.

Die INRDB und LVDSOB sind für den 'Dynamic Bank Controller'. Damit 
lassen sich wohl die LDVS-Bänke zur Laufzeit ab- oder zuschalten, um 
Strom zu sparen.