Hallo Leute,
ich habe eine sehr spezielle Frage.
Vorweg: Ich habe eine aktuelle Fachkunde und ein betagtes Röntgengerät
zur Materialprüfung. Das benutzen wir meist für die Analyse von
Lötverbindungen wie Voids und BGA-Ball Anbindungen von PCBs aus unserer
Prototypen-Werkstatt.
Wir versuchen gerade einige Chips von Brokern zu analysieren. (-Ja ich
weiß, dumme Idee welche von den zu beziehen - aber mit der Fragestellung
muss sich mindestens eine Ebene über mir befassen und soll nicht Thema
dieses Threads sein.)
Ich bin bislang immer davon ausgegangen, das wenn ich Chips untersuche,
das so viel Energie dafür benötige wird, dass das Die im Chip nicht
ersichtlich wird. Meine Herleitung war, das ich für das Glasversetzte
Kunststoff, das den SiO2-Chip umgibt ungefähr die selbe Durchdringung
benötigt, wie für das Die selbst und beides eben durchsichtig wird. Erst
recht, wenn das Die auf einem Lead Frame zur Wärmeabfuhr aufliegt. Ich
sehe zwar die Bonddrähte und die Reibschweiß-Verdickung direkt an der
Kontaktstelle am Die, aber ebene nicht das Die selber. Manchmal lassen
sich Konturen des Dies erahnen, was vermutlich an der Verbindung
zwischen Die und Leadframe liegt. Die werden wohl oft gelötet (bei
Leistungshalbleitern).
Jetzt sagte mir ein Dienstleister allerdings, das er die Dies und dessen
Strukturen im Röntgenprozess sichtbar machen kann ohne den Chip zu
bearbeiten, wollte mir aber keine näheren Informationen dazu geben.
Hat jemand dazu Erfahrungen/Informationen und mag die mit mir teilen?
Hallo,
Generell ist das, was du schreibst durchaus richtig.
Aber mit etwas Gefühl und Erfahrung lässt sich das Die durchaus sichtbar
machen. Ich habe mal eine Ausschnitt angehängt.
Zu sehen ist ein kleiner Ausschnitt eines BGA-Chips:
Leiterplattensubstrat mit Moldmasse drauf. Ähnlich wie das hier:
https://cdn-dpldn.nitrocdn.com/PwnFvmxCiqrQYAjhHVpUqzfzuRxUxIzr/assets/static/optimized/rev-4a4d683/wp-content/uploads/2019/10/What-Is-BGA.webp
Man sieht deutlich das GND-Mesh auf dem substrat (Karomuster), die Balls
des BGA, einen Bonddraht und da wo ich die rote Kante reingepinselt habe
das Eck des Dies.
Generell funktioniert die Ablichtung aber mittels eines vollen 3D CT
Scans deutlich besser. Da lassen sich dann bspw auch Bonddrähte
vermessen und Absplitterungen des Dies detektieren
XRAY schrieb:> Ich bin bislang immer davon ausgegangen, das wenn ich Chips untersuche,> das so viel Energie dafür benötige wird, dass das Die im Chip nicht> ersichtlich wird.
Jein.
Normalerweise sitzt das Die auf einem Blechträger. Um den zu
durchdringen, braucht es die meiste Energie. Man kann dann das Die als
leichten Schatten ausmachen. Aber nicht erkennen, welches Die es ist. Es
nützt auch nichts, die Energie stark zu erhöhen, um bessere Bilder zu
bekommen, der Chip könnte Schaden nehmen, berühmst sind dafür ISL21090
etc.
Es würden auch alle Speicher gelöscht werden.
Wie sieht es dann dann bei Prozessoren mit der
"Internen Programmierung" (ich finde jetzt das richtige
Wort dafür nicht :-(() aus?
mfg
Schreib mal ein bisschen was zu deinem System. Dann lässt sich eher
sagen, ob man damit an eine Erkennbarkeit des Dies hinkommt oder eher
nicht. Also vor allem welche Röhre (Brennfleckgröße, Spannung) und
Detektor verbaut sind.
Aber grundsätzlich ist es auch mit reiner Durchstrahlung möglich, den
Die sichtbar zu machen. Mit CT (speziell Laminographie) geht es aber
natürlich deutlich besser.
> Hat jemand dazu Erfahrungen/Informationen und mag die mit mir teilen?
Das ganze haengt wohl von der Qualitaet deiner Roentgenkiste ab.
> https://www.youtube.com/user/TheSignalPathBlog
Du kannst hier ein zwei Videos finden wo er durch die Platine geht
und da kannst du auch alles im Chip sehen.
Olaf
Lotta . schrieb:> Es würden auch alle Speicher gelöscht werden.> Wie sieht es dann dann bei Prozessoren mit der> "Internen Programmierung" (ich finde jetzt das richtige> Wort dafür nicht :-(() aus?
"Normales" Röntgen, um bspw. Lötstellen etc. zu untersuchen ist in der
Regel kein Problem. Aber CT Untersuchungen haben verursachen so große
Röntgenbelastung, dass die Chips häufig Matsch sind danach.
Da geht es nicht nur um die Programmierung der Software oder des
Mikrocodes. Das geht soweit, dass die die RAM Bänke nicht hochfahren
etc. Die meisten ICs, die mehr als ein paar kb RAM enthalten, haben das
Problem, dass häufig mal ein Fehler im RAM ist. Deshalb haben die
meisten RAM Instanzen redundante Spalten / Zeilen.
Beim ASIC Test wird dann der RAM getestet und sollte etwas kaputt sein,
wird dann in einem ROM abgelegt, welche Column in Welchem Speicher
abgeklemmt werden muss und durch eine Redundanz-Spalte ersetzt werden
muss.
Beim Start booten die Chips diese Info und schreiben sie quasi wie über
eine JTAG Kette in die ganzen Speicher. Wenn die Info kaputt ist, dann
ist im Zweifelsfall die ganze Hardware Matsch. Teilweise werde auch
Ausleseströme und Verstärkersensitivitäten der RAM-Banken abgetrimmt und
abgelegt. (Siehe Synopsys SMS als weit verbreitetes Tooling dafür:
https://www.synopsys.com/implementation-and-signoff/test-automation/designware-sms.html)
> Aber CT Untersuchungen haben verursachen so große> Röntgenbelastung, dass die Chips häufig Matsch sind danach.
Das ist ja egal. Du kaufst dir eine Rolle und testest einfach mal drei
davon und schmeisst die danach weg. Oder willst du die wieder in die
Rolle fummeln?
Ich kenne jemanden der war erstaunt festzustellen das in seinen
Surge-Schutzdioden nichts drin ist. .-)
Olaf
Bei dem Brookerschrott den wir bekommen sollte - haben wir die
angeforderten Muster einfach mit einer Feile aufgeschliffen. Und konnten
so schon deutliche Abweichungen in Strukturgröße und vor allem
Bondpadpositionen unter einem ordentlichen Stereomikriskop erkennen.
Olaf schrieb:> Ich kenne jemanden der war erstaunt festzustellen das in seinen> Surge-Schutzdioden nichts drin ist. .-)
Diese schützen durch den Placeboeffekt!
Maik .. schrieb:> Bei dem Brookerschrott den wir bekommen sollte - haben wir die> angeforderten Muster einfach mit einer Feile aufgeschliffen. Und konnten> so schon deutliche Abweichungen in Strukturgröße und vor allem> Bondpadpositionen unter einem ordentlichen Stereomikriskop erkennen.
Moderne Chips haben Strukturgrössen im Nanometerbereich. Da ist ein
Lichtmikroskop nicht mehr geeignet.
Meine Erfahrung in unserem Betrieb ist, dass man (mit Erfahrung und
forensischem Spürsinn) fast 100% der Fakes ohne Röntgen erkennen kann.
zu beachtende Punkte sind u.a.
1. IC-Kanten (haben die Kanten oben und unten denselben Radius?)
2. Marken vom Ausstosser der Vergussmaschine (müssen blank, gleich tief
und
dürfen nicht mit Farbe gefüllt sein.
3. Logos und Beschriftung müssen masshaltig sein. Wenn der Hersteller
immer
Tampondruck verwendete und die ICs vom Broker gelasert sind -> Alarm!
Beschriftung muss immer an gleicher Position auf dem IC sein
4. BGAs sind oft reballed. Die Balls sind dann keine Kugeln, glänzen
nicht,
sind nicht exakt gleich gross und oft sind minimale Flussmittelreste
vorhanden.
5. Datecodes und Logos beachten. National Semiconductor von 2019 kann
nicht
sein! Altes Maxim-Logo von 2019 ist ebenfalls ein Fake, u. dgl.
weiter.
6. Gehäuseunterseiten ansehen. Unterscheiden sich Markierungen oder
verwendete Fonts in der gleichen VPE systematisch, dann sind es
Fakes.
7. Oberflächen sowohl vom Kunststoff (Schleifspuren) wie v.a. auch von
Exposed Pads ansehen. Fakes sind oft auffallend zerkratzt oder Matt.
Originale sind meist blank mit oft identischen Werkzeugmerkmalen
(feine
Kratzer)
etc.
Olaf schrieb:> Das ganze haengt wohl von der Qualitaet deiner Roentgenkiste ab.
Das kommt drauf an, wie du die Qualität misst.
Manchmal sind es einfach die physikalischen Parameter und die Art des
Röntgengerätes, die festlegen, wie die Durchdringung der einzelnen
Materialien bzw. die Streuung an Materialgrenzen ist.
