SiC Mosfet bei Dual Active Half Bridge: unerklärliches verhalten bei Halbbrücke / Low Side.

Michael H. OP #8116466

Hallo zusammen,

wir haben bei einer Dual Active Half Bridge (DAHB) ein Problem, das wir uns nicht erklären können.

Aufbau (Schaltplan im Anhang):

  • Primär: Halbbrücke an 640 V DC, Trafo zwischen Switchnode und kapazitivem Mittelpunkt (Vcc/2)
  • Sekundär: Vollbrücke auf 24 V Konstantspannung
  • MOSFETs: SiC 1200 V, Isolierter Gate Treiber
  • Gatespannung: [+18 V / 0 V]
  • Schaltfrequenz: ca. 22 kHz, Totzeit: 140 ns, Gatewiderstände: Rg,on 10 Ω / Rg,off 2 Ω

Messung (Bild im Anhang, 200 ns/div):

  • Grün: Switchnode (250 V/div)
  • Magenta: Spulenstrom (5 A/div)
  • Cyan: Gate Low-Side (10 V/div)

Was passiert, wenn die High-Side ausschaltet:

  1. Der Spulenstrom (ca. 8 A) entlädt die Switchnode sauber in ca. 30 ns auf 0 V (ZVS funktioniert also eigentlich).
  2. Gleichzeitig wird das Low-Side-Gate kurz auf ca. -5 V gezogen (vermutlich Miller über Cgd).
  3. Die Switchnode bleibt ca. 60 ns bei 0 V. Genau in dem Moment, in dem das Low-Side-Gate einschaltet, steigt die Switchnode aber nochmal auf ca. 400 V an.
  4. Danach zieht der Low-Side-FET die Switchnode hart auf 0 V. Am Low-Side-Gate sieht man dabei einen Einbruch bzw. ein Miller-Plateau, er schaltet also hart.

Der Spulenstrom ändert dabei kaum seine Richtung. Unserer Meinung nach kann die Ladung für den zweiten Anstieg also nicht aus der Spule kommen. Wir wissen leider nicht wo das her kommt. Unser Verdacht ist, dass der High-Side-FET kurz wieder einschaltet. Das kann aber irgendwie nicht sein, da die Spannung dort bereits 0V beträgt.

Komisch: Wenn man unten zuerst anmacht, dann oben (also die andere Flanke: Low-Side aus → High-Side ein), tritt das Problem nicht auf. Es betrifft nur die Flanke High-Side aus → Low-Side ein.

Was wir schon probiert haben:

  • Trafo getauscht → keine Änderung
  • Gatewiderstände erhöht → keine Besserung
  • Totzeit verkürzt → hat Protection getriggert

Danke für eure Ideen was es sein kann.

Angehängte Dateien:
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Langsamer Modus Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Melden Danke
Torsten B. #8116478

Aufbau? Layout? parasitäre Leiterbahn-Induktivitäten?
Vermutung: Totzeit zu lange, aber wenn sie kürzer wird, schaltet der untere FET in die leitende obere Body-Diode, was die Protection auslöst. Abhilfe: Totzeit dynamisch regeln, evtl. muss sie noch kürzer werden!
Der Strom muss elegant von Topside nach Lowside wechseln, ohne dass die Body-Dioden leitend werden. Dazu evtl. die Gate-Rs erhöhen.

Antwort Zitieren Bearbeiten Löschen Melden Danke
Michael H. OP #8116627

H. H. schrieb:

Welche?

https://www.lcsc.com/datasheet/C46472755.pdf

Torsten B. schrieb:

Aufbau? Layout? parasitäre Leiterbahn-Induktivitäten?

Habe mal ein Screenshoot vom Gate der Low Side gemacht. Finde ich eigentlich ganz gut gelayouted.

Torsten B. schrieb:

Vermutung: Totzeit zu lange, aber wenn sie kürzer wird, schaltet der untere FET in die leitende obere Body-Diode, was die Protection auslöst. Abhilfe: Totzeit dynamisch regeln, evtl. muss sie noch kürzer werden!

Die Induktivität hat einen positiven Strom. Das entläd die Switchnode. Dann müsste eigentlich die Body-Diode greifen. Aber dann steigt die Switchnode irgendwie magischerweise an. Ich kann nicht verstehen wieso?

Irgendwie scheint es so, als würde die High Side magischwerweise angehen, aber parasitic turnon kann ja irgendwie nicht sein, da die Switchnode bereits aus ist.

Torsten B. schrieb:

Der Strom muss elegant von Topside nach Lowside wechseln, ohne dass die Body-Dioden leitend werden. Dazu evtl. die Gate-Rs erhöhen.

Das coole der Topologie ist ja, dass zuerst die Bodydiode kommen sollte, die dann vom Gate überbrückt wird. D.h. man hat garkeinen Reverse-Recovery. (Obwohl der SiC ja mit Reverse Recovery und so echt gechillt ist).

Ich bin wirklich für jede Idee dankbar, und mache auch gerne die passednen Messungen wenn ihr Ideen habt.

Angehängte Dateien:
Antwort Zitieren Bearbeiten Löschen Melden Danke
Bri #8116630

Ich hatte mal was über einen parasitären Effekt gehört, der nur bei SiC- und/oder GaN- aber nicht bei Si-Mosfets auftritt. Der hat dazu geführt, dass beim normalen Ausschalten der Mosfet nochmal kurz leitfähig wurde. Ich weiß aber leider nicht mehr, wie dieser Effekt heißt und was den verursacht. Es könnte also sein, dass eure Schaltung korrekt und der Mosfet das Problem ist. Könnt ihr in der Schaltung andere SiC Mosfets ausprobieren?

: Bearbeitet durch User
Antwort Zitieren Bearbeiten Löschen Melden Danke
Michael H. OP #8116632

Ich habe mal mit Chatty drüber geredet und der Sagt: -Parasitic Miller Turnon -Gate Loop inductance

Hab beides mal nachgelesen: Parasitic Miller Turnon kann es nicht sein, da die Spannung ja schon null ist. Wir machen ja Zero Voltage Switching (ZVS). Das gibt's eigentlich nur bei hartem.

Gate Loop inductrance: Könnte sein dass die Induktivität in der Source das irgendwie ansteigen lässt...

Ich kann mir einfach keinen Reim machen, wieso die Switchnode (SWN) nochmals ansteigt.

Antwort Zitieren Bearbeiten Löschen Melden Danke
Bri #8116635

Ich kann leider nicht viel zur Lösung beitragen. Ich hatte nur mal vor Jahren von Messungen zur Untersuchung von solchen Problemen beim Abschaltverhalten von SiC- oder GaN-Mosfets gehört.

Vielleicht tritt das z.B. bei SiC Mosfets von Infineon nicht so stark auf. Deshalb die Idee, mal einen anderen Hersteller auszuprobieren.

Antwort Zitieren Bearbeiten Löschen Melden Danke
Luca E. #8116651

Michael H. schrieb:

Finde ich eigentlich ganz gut gelayouted.

Du hast sogar Fets mit Kelvin-Source-Anschluss aber nutzt ihn nicht. Die isolierten Treiber werden mit ihrem GND am Kelvin-Source-Anschluss angeschlossen. Der Leistungspfad darf nur über die beiden Source-Pins des Fets fließen. Aktuell hast du den Ansteuerpfad und den Leistungspfad schön gemischt.

Antwort Zitieren Bearbeiten Löschen Melden Danke
H. H. #8116656

Luca E. schrieb:

Michael H. schrieb:

Finde ich eigentlich ganz gut gelayouted.

Du hast sogar Fets mit Kelvin-Source-Anschluss aber nutzt ihn nicht. Die isolierten Treiber werden mit ihrem GND am Kelvin-Source-Anschluss angeschlossen. Der Leistungspfad darf nur über die beiden Source-Pins des Fets fließen. Aktuell hast du den Ansteuerpfad und den Leistungspfad schön gemischt.

Und

Michael H. schrieb:

Gatespannung: [+18 V / 0 V]

obwohl das Datenblatt:

VGSop Gate - Source Voltage Recommended operational values -5 / +18 V

Antwort Zitieren Bearbeiten Löschen Melden Danke
Thread beobachten

Antwort schreiben

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.