- Bildergalerie

clk-signalleitung terminieren bei sdram

Björn Gast 22.08.2007 10:54 #636291

Lesenswert?

•

Hallo,

muss die CLK-Leitung bei einem SDRAM mit einem seriellen Widerstand 
terminiert werden? Wenn der SDRAM mit einer Frequenz 90MHz betrieben 
wird und ca. 5cm vom µC sich entfernt befindet.

Björn

Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden

Falk B. (falk) 22.08.2007 10:55 #636296

Lesenswert?

•

▲
▼

@ Björn (Gast)

>muss die CLK-Leitung bei einem SDRAM mit einem seriellen Widerstand
>terminiert werden? Wenn der SDRAM mit einer Frequenz 90MHz betrieben
>wird und ca. 5cm vom µC sich entfernt befindet.

Schaden kann es nicht.

Druckfrisch: Wellenwiderstand

MfG
Falk

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Thread beobachten

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Text *

Formatierung

[c]C-Code[/c]
[code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
[math]Formel in LaTeX-Syntax[/math]
[[Titel]] – Link zu einem Artikel
Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Anhänge

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Vorname *

E-Mail-Adresse *

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Thread beobachten

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.

Kontakt/Impressum – Datenschutzerklärung – Nutzungsbedingungen – Werbung auf Mikrocontroller.net