12,3 Mhz Frequenz

Edgard Gast 16.10.2007 14:04 #677390

Lesenswert?

•

Hallo zusammen,

Wie erzeuge ich mit VHDL ein Frequenz von 12,3 MHz mit ein Ozcillator 
von  50 MHz . 12,5 MHz geht schon aber 12,3 MHz ist für mich schwierig.

Danke im voraus

MFG

Beitrag melden Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Markierten Text zitieren Antwort Antwort mit Zitat

Falk B. (falk) 16.10.2007 14:18 #677414

Lesenswert?

•

▲
▼

@ Edgard (Gast)

>Wie erzeuge ich mit VHDL ein Frequenz von 12,3 MHz mit ein Ozcillator
>von  50 MHz . 12,5 MHz geht schon aber 12,3 MHz ist für mich schwierig.

In VHDL eigentlich gar nicht. Ausserdem ist das Problem kniffeliger als 
du denkst. Einen Teilfaktor von 50/12,3=4,06504 macht man mal nicht so 
nebenbei. Kauf dir einen DDS IC dafür. Oder gleich den richtigen 
Oszillator.

MfG
Falk

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat

Jan M. (mueschel) 16.10.2007 14:26 #677428

Lesenswert?

•

▲
▼

Was in den meisten Xilinx FPGAs mit DCM noch machbar waere, ist
50/49*12 = 12.244.
Also die 50MHz erst mit Logik durch 49 teilen und dann mit DCM wieder um 
den Faktor 12 hoch. Noch genauer wird schwierig, da die DCM nur in 
bestimmten Grenzen arbeiten.

Achja: Phasenlage etc zwischen beiden Frequenzen ist damit natuerlich 
voellig undefiniert.

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat

Edgard Gast 16.10.2007 15:50 #677569

Lesenswert?

•

▲
▼

Vielen dank an ihre Beide,

Ich kaufe mich ein 24.57 MHz Oscillator, so kann ich einfach durch zwei 
teilen.

MFG

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat

Falk B. (falk) 16.10.2007 15:55 #677581

Lesenswert?

•

▲
▼

@ Edgard (Gast)

>Vielen dank an ihre Beide,
                ^^^^
>Ich kaufe mich ein 24.57 MHz Oscillator, so kann ich einfach durch zwei
>teilen.

Und einen Duden gleich dazu . . . :-0

MfG
Falk

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat

Christoph db1uq K. (christoph_kessler) 16.10.2007 16:01 #677589

Lesenswert?

•

▲
▼

Ein 36,9 MHz-Quarz auf der Grundfrequenz 12,3MHz wäre noch möglich, oder 
ein 27,675 MHz-Quarz auf der Grundfrequenz 9,225 vervierfacht und 
wieder gedrittelt - wenn es so genau sein muß.

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat

joergwolfram Gast 16.10.2007 17:23 #677657

Lesenswert?

•

▲
▼

Das geht mit DDS und ein paar kleinen Modifikationen:

50/12,3 = 500/123

Dazu braucht man ein 10 Bit breites Register. Wenn Bit 9=0, dann werden 
beim nächsten Takt 123 addiert, wenn bit 9=1, dann werden 647 addiert. 
Die Ausgangsfrequenz von 12,3 MHz liegt dann an Bit 8 an, allerdings mit 
ziemlichem Jitter.

Gruß Jörg

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat

Joerg W. (joergwolfram) 16.10.2007 21:52 #677861

Lesenswert?

•

▲
▼

vom Speed her würde ein XC9536 mit 15ns reichen (52,6MHz nach 
timing-report, alle Zellen im STD-Modus). Ob es auch wie gewünscht 
funktioniert, habe ich aber nicht getestet.

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity divtest is
-------------------------------------------------------------------------------
-------------------------------------------------------------------------------
  inclk:          in std_logic;      
  outclk:         out std_logic);
end entity divtest;
architecture main of divtest is
-------------------------------------------------------------------------
--- internal signals
-------------------------------------------------------------------------
signal  counter:  std_logic_vector(9 downto 0);
-------------------------------------------------------------------------
--- divider  
-------------------------------------------------------------------------
process (inclk) is
  if (rising_edge(inclk)) then
      if counter(9)='1' then
    counter <= counter + 647;
      else
    counter <= counter + 123;
      end if;    
  end if;
end process;
outclk <= counter(8);
-------------------------------------------------------------------------
--- minimal configuration
-------------------------------------------------------------------------
end architecture main;
configuration main of mctest is
    for main
    end for;
end configuration main;


Gruß Jörg

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat

12,3 Mhz Frequenz

Antwort schreiben