Adresszähler am SRAM geht das so?

[Avr N. (avrnix)]

Ich habe hier einen Ausschicht wo ein Adresszähler am einen 128K x 8Bit 
SRAM angeschlossen wurde.

IO0..7 sind über einen 74HCT574 auch durcheinander geschaltet.
Speicher IO0->74HC574 IO1,IO2->IO1, IO3->IO2 noch ist es klar, jetzt 
aber

IO4-> IO7 , IO5-> IO6, IO6-IO5, IO7->IO4, IO8->IO3  -> Warum?

Was für mich ein bißchen komisch aussieht ist, das die Adressleitungen 
durcheinander Aktiviert sind.

Also nicht A0,A1,A2,A3 etc. , sondern A4, A15, A16, A14, A7, A6, A12 , 
A2, A3, A1, A0, A5, A13 , A8, A9, A11, A10

angeordnet sind, warum ist das so, ist es egal und wieso geht man das 
nicht der Reihe nach ?

Ich erkenne nicht den Sinn der Beschaltung. :-(
kann mir einer erklären warum das einer so macht, habe das schon öfters 
gesehen und nicht der Reihe nach ?

Die ganze Schaltung sieht so aus:
http://ast.m-faq.de/LA/circuit.png

[Knut B. (Firma: TravelRec.) (travelrec)]

Adressleitungen am SRAM können durcheinander angeschlossen sein, da es 
den Anwender nicht interessiert, an welcher physikalischen Adresse das 
Byte im SRAM steht. Unter Umständen wird das gemacht, um das Layout der 
Platine günstiger hinzubekommen.

[Boxi (Gast)]

das macht man so, weil es egal ist, wo die einzelnen bits in deinem 
statischen RAM landen und man so den Vorteil hat seine Leiterbahnen 
günstiger ohne viel Wirrwarr zu legen.
Gruß
Boxi

[Duck und weg (Gast)]

Was geschieht wenn man die Adressleitungen untereinander vertauscht ? 
Was geschieht wenn man die Datenleitungen untereinander vertauscht ? 
Moeglicherweise moechte man, dass sich die Tracks auf der Leiterplatte 
nicht kreuzen, und so Vias sparen.

[Falk B. (falk)]

@ Duck und weg (Gast)

>Was geschieht wenn man die Adressleitungen untereinander vertauscht ?

Beispiel:

4 Bit Adressbus, A0 und A1 vertauscht.

Dann wird Adresse 0b0010 im SRAM in Adress 0b0001 gespeichert. Macht 
aber nix, weil eben daraus genauso wieder gelesen wird.

>Was geschieht wenn man die Datenleitungen untereinander vertauscht ?

Dito.

>Moeglicherweise moechte man, dass sich die Tracks auf der Leiterplatte
>nicht kreuzen, und so Vias sparen.

Ja.

MfG
Falk

[Avr N. (avrnix)]

Ok ich habe es verstanden, vielen Dank!

[Christoph db1uq K. (christoph_kessler)]

Nur nebenbei bemerkt:
Der 4040 ist ein ripple-counter, da sollte man lange genug warten, bis 
alle Adressbits stabil stehen, besonders für die CMOS-Version.
Für den 74AC4040 mit bis zu 140 MHz clock steht im Datenblatt 
ausdrücklich "State changes of the Q outputs do not occur simultaneously 
because of internal ripple delays. Therefore, decoded output signals are 
subject to decoding spikes and may have to be gated with the Clock of 
the MC74AC4040 for some designs."

[Avr N. (avrnix)]

Was ist ein > ripple-counter < ?

Wenn wir schon dabei sind gibt es bessere Adresszähler > 60MHz ( Stabile 
)?

[Michael U. (amiga)]

Hallo,


Synchron-Zähler, da werden die Ausgänge mit dem Takt syncronisiert und 
die Verzägerungszeit ist konstant zu allen Ausgängen.
Habe ich letztens nach gesucht, für mich kommt evtl. der 74HC191 in 
Frage,
Verzögerung typisch zwischen CP und Qn 26ns, typische Taktfrequenz 
33MHz.

Schnelleres habe ich zumindest bei den Standard-Teilen nichts gefunden, 
was auch noch "um die Ecke" zu bekommen ist.

Ich will einen 8k Cache-Ram mit max. 20MHz beschreiben, da könnte es 
gerade noch klappen.

Gruß aus Berlin
Michael