Polygon auf Polygon

Gast #844074
Hallo zusammen,
Ich habe eine Platine auf der ein Polygon die Massefläche ist (GND).
Jetzt will ich drei Pins mit einem Polygon verbinden, weil dort relativ 
viel Strom fließt.
Die Pins sind im Schaltplan verbunden (VIN). Im Board habe ich dann das 
Polygon im Top-Layer gezeichnet und auch VIN genannt.
Wenn ich dann Ratsnest aufrufe geht das Polygon in der Massefläche 
unter. Also ein riesen Kurzschluss. Der DRC meckert auch.
Wie kann ich dem Ratsnest sagen, dass er das VIN Polygon aus dem GND 
Polygon aussparen soll??
Grüße & Danke
Flo
#844083
Flo wrote:
> Wie kann ich dem Ratsnest sagen, dass er das VIN Polygon aus dem GND
> Polygon aussparen soll??

...schnipp...

Rank: Legt fest wie Polygone voneinander subtrahiert werden. Polygone 
mit einem niedrigeren 'Rank' "erscheinen zuerst" (haben eine höhere 
Priorität) und werden somit von Polygonen mit einem höheren 'Rank' 
abgezogen.
Für Polygone in Signallayern (im Layout gezeichnet) sind die Werte 1..6 
erlaubt, für Polygone in Packages die Werte 0 oder 7. Polygone mit 
gleichem Rank werden vom Design Rule Check gegeneinander geprüft. Der 
Parameter 'Rank' ist nur für Polygone in Signallayern (1..16) relevant 
und wird von Polygonen in anderen Layern ignoriert. Der Default-Wert ist 
1 für Signal-Polygone und 7 für Package-Polygone.

Isolate: Abstand der freigestellten Polygonkanten zu potentialfremdem 
Kupfer bzw. Objekten im Dimension-Layer (default: 0). Dieser Wert ist 
nur dann maßgeblich, wenn er größer ist als der jeweilige Wert in den 
Design Rules. Siehe auch Design Rules unter Distance bzw. Supply.

          ...schnapp...

nitraM
Gast #1661593
Irgendwas funktioniert da bei mir aber nicht.
Wenn ich den Rank meines nicht-GND poygons auf 2 (oder was andres als 1) 
einstelle, wird das Polygon nicht mehr gefüllt. Es bleiben also die 
gestrichelten Linien. Auch Ratsnest hilft nicht...
Wohingegen bei Rank 1 funktioniert das Ausfüllen zwar, aber das GND- und 
Zweit-Polygon überlappen sich => Kurzschluss.

Hat jemand Ideen die mir helfen könnten?

lg
Michi
#1661764
Ich weiß nicht ob das ein Bug ist oder so, aber sobald du ein VIA mit 
den gleichen Signalnamen auf dieses Polygon legst wird das Polygon 
berechnet.
Davor meint "Rastnest" das nichts berechnet werden muss und wird mit 
gestrichelten Linien gezeigt.

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 18 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.