Spartan 3e - ADC

1

$ vlib work

2

$ vcom *.vhd

3

4

** Warning: [4] adc_test.vhd(106): (vcom-1207) An abstract literal and an identi

5

fier must have a separator between them.

Da muss noch ein Leerzeichen zwischen 100 und ms.

1

$ vsim -gui adc_test

2

> add wave -r /*

3

> run -all

4

5

# ** Fatal: (vsim-3734) Index value 14 is out of range 13 downto 0.

6

#    Time: 3970 ns  Iteration: 1  Process: /adc_test/uut/main File: adc.vhd

7

# Fatal error in Process main at adc.vhd line 104

Da wird Dein adccounter zu groß, obwohl nur 14 Bit (13 downto 0) in 
adcdata1 deklariert sind.

Genau für solche Sachen ist eine Simulation Gold wert.

Duke

Dieser Teil sieht etwas wild aus:

 clkdiv :  process(clk) begin
      if rising_edge(clk) then
         clkenable <= '0';    -- wir arbeiten mit Clock-Enable
         if reset = '0' then  -- synchroner Reset
           if counter = 2 then
             clkenable <= '1';
             counter <= 0;
     else
             counter <= counter + 1;
           end if;
        end if;
     end if;
  end process;



Ich würde es besser machen:



clkdiv :  process(clk) begin

if rising_edge(clk) then
   if(reset = '0')then  -- synchroner Reset
      clkenable <= '0';    -- wir arbeiten mit Clock-Enable
      counter <= 0;
else
   if(counter = 2)then
      clkenable <= '1';
      counter <= 0;
   else
      counter <= counter + 1;
   end if;
end if;

end process;


Mal ganz neben bei Bei DEINEM CODE blick ja keiner mehr durch. Dies ist 
ein riesen Wollkneul.

Hallo,

Also ich danke euch schon mal für eure Beiträge. Ich habe jetzt die 
Fehler beseitigt und die Simulation läuft auch durch. Leider 
funktioniert das Ganze im realen Leben immer noch nicht. Also es kommt 
keine Spannung aus dem DAC. Alle Programmteile, die aber direkt mit DAC 
zu tun haben, scheinen zu funktionieren, da ich eine Spannung erhalte, 
wenn ich einfach ein "festes" DAC-Signal im Programm erzeuge.
Ich wäre euch also nochmal sehr verbunden, wenn ihr nochmal drüber 
schauen könntet und evtl. noch Fehler findet.

@Duke
Komisch. Bei ISim kam keine Fehlermeldung bzgl. des adccounters. Muss 
man das irgendwo einstellen?

Grüße und Danke
Tobi

1. Bilde Dir ADC und DAC richtig in der Testbench nach (mit den 
entsprechenden timing-Bedingungen) und schaue ob das geht.
Die ADC-Werte kann man sich z.B. aus einer Datei holen und die DAC-Werte 
in eine andere speichern.

2. Erzeuge doch mal testweise eine Rampe über den DAC. (Das ist aber 
eher debugging by trying.)

Duke

P.S.:
Was wie bei ISIM geht weiß ich nicht, ich verwende hier Modelsim.

Also in der Simulation geht das einlesen von adcdata1.
Ein Signal erhalte ich allerdings nur, wenn ich ein wert in dacdata fest 
vorgebe.

Danke.
Die Idee mit den LEDs ist richtig gut.
Werde ich mal machen, wenn ich das nächste Mal arbeiten gehe.
Bis dahin an alle ein großes Danke.

Hallo,

Ich habe die LED-Idee einmal umgesetzt. Die LEDs bleiben dunkel 
unabhängig davon welchen logischen Wert ich am Anfang für sie vorgebe. 
Scheinbar schickt der ADC nur logisch Null zum FPGA.
Bitte helft mir noch etwas weiter. Ich bin ziemlich ratlos.

Liebe Grüße
Tobias

Hallo

Vielen Dank. Aber habe das Problem inzwischen gelöst und alles läuft 
wunderbar. Hatte den Thread schon vergessen und habe mich daher nicht 
mehr gemeldet.

Grüße und nochmal Danke an alle
Tobi