Verriegelung von Gate Trebern

Und die fertigen PFC machen das nicht schon von selbst?

PWM-Controller sperren den jeweils anderen FET und kümmern sich auch (mit unterschiedlichen Konzepten) um eine sinnvolle Totzeit.

Fehlt dir für deinen Wandler das passende Spicemodell?

Für die CCM Topologie wird mit LT1249 gearbeitet. Und er kann es nicht. Er hat auch einen internen Gate Treiber, sodass die Verriegelung von außen kommen muss bzw. angeschloßen am Ausgang GTDR.

Oneisall schrieb:

Die Idee ist die Funktion eines Gate Treibers mit Enable Funktion in LTspice nachzubauen.

Oneisall schrieb:

Er hat auch einen internen Gate Treiber,

Wenn Du eh schon einen Chip mit internem Gate-Treiber verwendest, warum dann einen solchen nachbauen?

sodass die Verriegelung von außen kommen muss bzw. angeschloßen am Ausgang GTDR.

Wenn das Verriegelungssignal von außen kommen soll, wäre das wohl eher ein Eingang, oder?

Oneisall schrieb:

Es ist wichtig, dass der eine Schalter entsprechend der Halbperiode bloß nur im aktiven Zustand bleibt und nicht zum Schalten kommt.

Bahnhof?? Was meinst Du mit aktivem Zustand des Schalters? Eingeschaltet? Dann muß er wohl vorher mal zum Schalten kommen? Eine Verriegelung soll doch i.d.R. das Einschalten verhindern, bis ein anderer Schalter sicher ausgeschaltet hat.

Also der Chip soll nur während einer Halbwelle der 50Hz am Ausgang steuern und während der anderen Halbwelle den FET sperren? Dann wäre das einfachste einen Gatetreiber mit Enable-Eingang nachzuschalten bzw. irgendwas wie ein AND mit kräftiger Ausgangsstufe.

Irgendwas in der Vorstufe des Chips kann man sicherlich auch frickeln.

Du drückst dich sehr verschwommen aus.

Gute BLDC Endstufen Treiber haetten eine Hardwaresperre gegen Kurzschluss im Chip.

Hallo

Anbei sind 2 Bilder zur Schaltung und zur Steuerung von M1 und M2.

In der Schaltung sind 4 MOSFET zu sehen. M1 und M2 schalten mit 50Hz Netzfrequenz. Sie brauchen bloß nur ein Rechteck Signal, dessen T_on etwa 10ms dauert. Dies geschieht durch die Darstellung des 2. Bildes, wobei die Eingangssinus die hauptsächlich die Arbeitet macht (eine einfache Zero Voltage Detection durch Komparatoren).

Für die Steuerung der hochfrequenten Schlater (M3 und M4) kommt ein Signal aus GTDR raus. GTDR steht für Gate Driver (eingebauter Treiber im Controller) und bedeutet somit, dass kein externer Treiber mit Enable Funktion eingesetzt wird. Es muss entsprechend eine analoge Verriegelung zustande kommen, die jeweils M3 oder M4 verriegelt.

Dieses Signal aus GTDR soll insofern bearbeitet werden, dass in der positiven Halbperiode M3 arbeitet und M4 verriegelt wird. Analog in der negativen Halbwelle soll M4 arbeiten und M3 soll verriegelt. Das gleich wie bei M1 und M2 allerdings mit hoher Frequenz Der Begriff aktiver Zustand ist tatsächlich verwirrend. Er heißt jedoch, dass in dem Fall der Schalter wie einen Freilaufpfad darstellet, wie eine Diode.

Herzliche Grüße

Man kann sich die Arbeit schwerer machen wie noetig. Siehe zB IRS 2104, IRS 2608, mit 50Hz ist da allerdings nichts. Die Spannung wurde leider nirgends erwaehnt.

Der Controller setzt voraus, dass kein externer Treiber eingesetzt wird. Man kann lediglich nur mit dem arbeiten, da es eine CCM Topologie ist. Dabei ist die Eingangsspannung 230V

Deine Schaltpläne sehen genauso aus wie die sonstigen sprachlichen Fähigkeiten. Nee danke