wie der Titel schon sagt, habe ich eine 2 lagige Platine
designt, mein Chef will das PCB nun kleiner haben und
ich habe mich entschlossen auf 4-lagig zu wechseln.
Gesagt getan, im Layer-Stack-Manager 2 innere Layer hinzugefügt
die werden auch angezeigt,
ABER
wenn ich auf denen routen will, erscheinen die ausgegraut und
mein track ist auf TOP oder BOT ...
Gut, Bilder Diagramme und Zeichnungen sind die Sprache des ..
(da hier ehh zu viel gesabbelt wird xDD)
Hier nochmal 2 screenshots zur Problemak & als 3 der Layer stack
Zumindest bei Alzium21 sind neu hinzugefügte Lagen erst mal
für so ziemlich alles gesperrt. Man fragt sich, ob man sie
nur hinzugefügt hat um den Preis der Platine hochzudrücken
oder ob man sie tatsächlich benutzen will. Und Copper Pour
hat dann natürlich auch eine Abneigung gegen Netze gleichen
Namens. Hirnrissige defaults. Ich darf aber von TOP irgend-
welche Leiterbahnen auf die neuen Ebenen verschieben / kopieren.
Ich frage mich echt, was das soll.
Diese Neuerungen umfassen:
535 Bugs wurden in diesem Jahr bereits beseitigt (32 weitere Fixes in Release 24.0)
... und mit sowas wird geprahlt.
Also, mir wären 567 Bugs pro Jahr eher peinlich.
Gerhard,
der pünktlich zum Wochenende mal wieder ein Angebot bekommen
hat, seine unendliche Altium-Lizenz für 11600€ in eine neue
unendliche Alzium-Lizenz zu transformieren, mit der vermutlich
kostenpflichtigen Option auf Alzium365, oder auch 4500€/Jahr.
Da wäre dann wohl der neue Constraint-Manager dabei, der schon
jetzt auf der User-Website erste exceptions wirft. Und Kabel-
bäume sind bei mir SMA-Verschraubungen mit Semi-Rigid. Da
brauch ich kein Alzium dazu. Nee, -auto-censored-...
der pünktlich zum Wochenende mal wieder ein Angebot bekommen
hat, seine unendliche Altium-Lizenz für 11600€ in eine neue
unendliche Alzium-Lizenz zu transformieren, mit der vermutlich
kostenpflichtigen Option auf Alzium365, oder auch 4500€/Jahr.
Da wäre dann wohl der neue Constraint-Manager dabei, der schon
jetzt auf der User-Website erste exceptions wirft. Und Kabel-
bäume sind bei mir SMA-Verschraubungen mit Semi-Rigid. Da
brauch ich kein Alzium dazu. Nee, -auto-censored-...
kenn ich irgendwoher... Wir haben die Subscription auch auslaufen lassen, nachdem früher funktionierendes (wenn auch selten genutztes) auf einmal nur noch mit der Pro version problemlos möglich war. Die letzte Starrflex Platine hab ich dann mit mehreren Altium Versionen parallel erstellt. Das ist nicht sonderlich zielführend. Naja, seis drum, wir, als Firma, werden diese Politik nicht weiter Unterstützen. Und wir sind heilfroh, dass wir Einzeplatzlizenzen haben.
Normalerweise verwendet man bei 4 lagigen PCBs die internen Lagen als Planes fuer die Speisung, und nicht als Routing Lagen. Das vereinfacht auch die EMV.
Wenn man mehr Lagen fuer's Routing benotigt, zB fuer BGAs, wuerde man auf 6 Lagig gehen.
Ich verwende jeweils die obere innere Plane fuer GND, und die untere Innere fuer Vcc. Es duerfen auch mehrere Vcc sein, die kann man dann als Split Plane ausfuehren.
Normalerweise verwendet man bei 4 lagigen PCBs die internen Lagen als
Planes fuer die Speisung, und nicht als Routing Lagen.
[..]
Ich verwende jeweils die obere innere Plane fuer GND, und die untere
Innere fuer Vcc.
[..]
Habe es bei mir jetzt umgesetzt mit folgender Lagenanordnung:
TOP - Signal Layer 1(füllen mit Masse)
MID1 - GND-Layer
MID2 - Signal Layer 2 (füllen mit Masse)
BOT - Signal Layer 3 (füllen mit Masse)
Die Vcc habe ich geroutet, da nur geringe Ströme fliessen,
ansonsten wäre vielleicht ein Layer mit Vcc sinnvoll gewesen.
Also im Ergebnis eine 4-lagige THT-Platine ... das ist eher
ungewöhlich vermute ich.
In meinem Fall motiviert durch vorhandenes THT-Sortiment
und billige China-Platinen (da jucken mich die 4-Lagen nicht)