Register initialisieren/Reset

Ole W. schrieb:

Wäre es nicht denkbar das Signal am Anfang mit := "0" zu initialisieren und somit komplett den Reset zu vergessen?

Ja, wäre es. Aber Vorsicht: Für FPGAs (bspw. von Xilinx) funktioniert das und das Tool unterstützt es, die Initialwerte in die FFs zu laden. Das gilt aber natürlich nicht grundlegend allgemein (ASICs).

Bei FPGAs ist es grundsätzlich gut, sich darüber Gedanken zu machen, wo ein reset sinnvoll ist und wo nicht. Viele resets sind überflüssig, einige resets sind aber notwendig.

reset und Power-Up ist nicht dasselbe.

PowerUp/Configuration insbesonders bei heutigen SoC's mit multi stage boot dauert länger als so ein simpler reset.

Manche Standards wie DO-254 verlangen explizit einen reset als " the last resort recovery mechanism for a non-responsive device". Also eine Art schneller "soft reset" statt Langsamer "Hard/full" reset. Kommt halt auf die Spec drauf an, bei einem trudelndenden Flieger hat man nicht die Zeit für einen vollen System-Reset um wieder Kontrolle über die Steuerflächen zu gewinnen. ( ähnlich wie bei flame-out: https://youtu.be/NBN9tDxrnIo?t=241 )

Wäre es nicht denkbar das Signal am Anfang mit := "0" zu initialisieren und somit komplett den Reset zu vergessen?

Manchmal macht eine Initialisierung mit '1' Sinn und wird ebenfalls von der architectur unterstützt. Bei anderen Architekturen gibt es nur einen möglichen "Init-Wert". Problematisch kann es werden, wenn der selbe code auf verschiedenen FPGA-Familien eingesetzt wird.

Es könnte sinnvoll sein, diesen Reset im Code zu beschreiben und erst in der top-entity zu entscheiden, ob der reseteingang nicht fest auf inaktiv gelegt wird. Synthesetools sollten in der Lage sein, diesen sich nicht ändernde reset-leitung zu erkennen und dementsprechend weg zu optimieren.

Vivado baut witzigerweise bei beiden das gleiche mit der Bemerkung, dass eines ASNYC ist. Allerdings Versteht die Synthese beides. Wäre es nicht denkbar das Signal am Anfang mit := "0" zu initialisieren und somit komplett den Reset zu vergessen?

Vivado gibt syntax FEHLER und baut nichts :) wenn ich den fehler behoben habe hat er es gebaut und UNTERSCHIEDLICH

mal FDCE und dann FDRE

dh es geht alles richtig mit Vivado!

Bradward B. schrieb:

anche Standards wie DO-254 verlangen explizit einen reset als " the last resort recovery mechanism for a non-responsive device". Also eine Art schneller "soft reset" statt Langsamer "Hard/full" reset.

Das habe ich im Bereich Luftfahrt aber auch schon völlig anders herum gesehen. Da hieß es "wollt ihr den totalen Reset (?)" (der Einforderer hieß in der Tat Josef mit Vornamen :-) )

Ich musste dann FMEA-mäßig nachweisen, dass die permanent als Damokles-Schwert über der Schaltung hängte Reset-Leitung eine höhere und kritischere Fehlerwahrscheinlichkeit zusammenbringt, als der richtig gesetzte soft-Reset.