Es gibt endlich eine gute Lösung für HyperRAM für AMD 7-series FPGA's:
https://github.com/MJoergen/HyperRAM
da kriegt man den IP Core. 16-bit Avalon bus :(
Damit man es mit Vivado IPI verwenden kann ist aber noch ein bisschen was zu tun.
-
man muss den IP core mit IP Packager in IP catalog core umwandeln, oder dann IPI attributes für Avalon und GPIO eintragen, ich habe die attributen gesetzt. Das reicht aus, wird erkannt ordentlich.
-
man muss den avm_decrease nehmen:
https://github.com/MJoergen/HyperRAM/blob/main/src/Example_Design/avm_decrease.vhd
und mit IP packager in IP core umwandeln, dabei ist sehr wichtig bei dem slave avalon bus ein speicherbereich von 8M zu definieren.
-
mann nimmt AXI AMM Bridge, und verbindet die Avalon buses. Dabei muss man beachten das der avm_decrease eine basis address bekommt in Address editor
-
dann nimmt man eine "Slice" IP und schneidet bei avalon address bus zwischen den AXI AMM und avm_decrease 2 unteren bits weg! Das ist ein AMD errata, habe in quellcode gesehen.
Das wars, jetzt hat man ein MicroBlaze oder Zynq projekt mit HyperRAM.