KiCAD: wie Lötstoppmaske vergößern/verkleinern?

OP #7977874
Lesenswert?
• ▲
▼

Hi,

ich arbeite mit KiCAD 8 und habe hier ein Problem mit einer Komponente. Auf einem Board ist zwischen allen vier Pins Lötstopplack, diese sind also sauber getrennt. Auf dem anderen Board ist bei der gleichen Komponente (identischer Footprint) irgendwas an den Lötstopplackeinstellungen anders, hier sind die Pins nicht sauber getrennt. Heißt: zwischen den Pins 2/3 und 1/4 ist dort KEIN Lötstopplack.

Gleiches ist bei der Kupderschicht zu beobachten, wärend die beim ersten Board nicht zwischen die Pins fließt, ist das bei dem anderen Board der Fall, hier landet Kupfer zwischen den Pins 3 und 4 (Bilder im Anhang "notflooded.png" ist das gewünschte Ergebnis)

Ich habe jetzt schon überall gesucht, ich kann nicht wirklich Lötstopp-Einstellungen finden, die eindeutig für dieses Verhalten verantwortlich scheinen (bzw. kann ich nirgends einen Unterschied zwischen den Parametern der beiden Boards finden).

Meine Frage deshalb: wo kann man sowas einstellen? Wie bringe ich Kupfer- und Lötstoppschicht dazu, sich identisch zu verhalten?

Danke!

Angehängte Dateien:
#7977970
Lesenswert?
• ▲
▼

Marc V. schrieb:

Hi, ...

Meine Frage deshalb: wo kann man sowas einstellen? Wie bringe ich Kupfer- und Lötstoppschicht dazu, sich identisch zu verhalten?

...

Macht man (grundsätzlich) nicht, weil der Platinenfertiger den Lötstop niemals exakt um die Pads bekommt. Gängige Toleranzen sind 0,1mm, daher zieht man den Lötstop auch üblicherweise so weit zurück. Schief aufgedruckter Stop macht ordentliches SMD-Löten schwierig bis unmöglich, weil die Bauteile dann schief "rumhängen".

Es gibt eine Möglichkeit: Soldermask defined pad. Du machst das Kupfer größer als deine Landefläche, so 0,1..0,15mm umlaufend und definierst dann über den Lötstop deine landefläche exakt. Macht man bei BGAs zT um die Balls besser an Ort und Stelle zu halten.

#7978008
Lesenswert?
• ▲
▼

Hallo,

wenn der Zoom der Bilder gleich ist, dann wird der Freiraum um die Pads unterschiedlich eingestellt sein. Die dünne äußere Linie/Rahmen um die Pads, ist zwischen den Pads unterschiedlich nah beieinander. Wenn die Footprints gleich sind, wird jemand nachträglich rumgefummelt haben. Oder sie nicht identisch. Kann man testen, Footprint nehmen und ins PCB Layout Polygone fallen lassen, gucken was in beiden Projektdateien mit den Abständen im Polygone passiert. Das das Polygon zwischen die Pads füllt, wird jedoch an den Einstellungen des Polygones liegen. Dessen Freiräume, Mindestabstand, Wärmefallenspalt usw.

: Bearbeitet durch User
Beitrag #7978193 wurde vom Autor gelöscht.
#7978369
Lesenswert?
• ▲
▼

Hallo,

okay, dann die Pad Eigenschaften. Guck einmal bitte in den Pad Eigenschaften im PCB Editor nach. Doppelklick auf ein Pad, das Fenster hat 3 Tabs, das rechte davon. Die Felder sind normalerweise leer. Hier kann man gezielte Änderungen vornehmen. Vielleicht stehen hier paar Werte drin die du löschen könntest.

Du könntest noch unter Datei > Platinenkonfiguration nachschauen. Das wären dann globale Einstellungen für diese Leiterplatte. Ob darin abweichenden Einstellungen gemacht wurden.

Weiteres fällt mir nicht ein.

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.