RapidSilicon und chipnexus.ai

...Der HDL-Support in Codex und Claude Code ist inzwischen ziemlich brauchbar. ...

Danke für das Teilen Deiner Erfahrung mit der Generierung von FPGA-geeigneten Codes (HDL). Wenn ich recht verstehe, haben die verbliebenen (teuren?) SpezialFPGA-Code-Generatoren (RapidGPT", "primis.ai") keinen Vorteil gegenüber denen von Anthropic ("Claude Code") und OpenAI("Codex").

Welche Lizenzmodelle benutzt du für Claude Code und Codex, welche Monatskosten entstehnen dadurch ? Ich nehme an, das ist deutlich weniger als die 200US$/Monat .

Einschätzungen im Zusammenhang mit "Kiro" (KI-IDE von amazon) wären auch hilfreich.

Aus meiner Sicht liegen die speziellen Probleme im FPGA-Bereich in den zusätzlichen "Implementierungs-/Abstraktions-Schritten. Während es bei klassischer Software ausreichend ist, von einer (groben) Specification gleich die Code-generierung anschliessen zu lassen, braucht es im FPGA-Bereich (abgeschlossene) Zwischenschritte, wie:

• von Spec. -> zu allgemeine Architektur (Datapath, block schematic) und
• Allgemeine Architektur -> FPGA-Typ (Sparten, Cyclone, PolarFire, ..) und schliesslich
• -> HDL-Code plus constraints

Für die Generierung des Verifications-Framework sind womöglich weitere , (vom User gezielt unterstützte) Zwischenschritte erforderlich. Und den AI's scheint Wissen um die Auswirkung einfachster Architektur-Optimierungen wie Anzahl States oder synchron versus asynchron versus no reset oder constraining multicycle pathes zu fehlen.

Bradward B. schrieb:

...Der HDL-Support in Codex und Claude Code ist inzwischen ziemlich brauchbar. ... Danke für das Teilen Deiner Erfahrung mit der Generierung von FPGA-geeigneten Codes (HDL). Wenn ich recht verstehe, haben die verbliebenen (teuren?) SpezialFPGA-Code-Generatoren (RapidGPT", "primis.ai") keinen Vorteil gegenüber denen von Anthropic ("Claude Code") und OpenAI("Codex"). Welche Lizenzmodelle benutzt du für Claude Code und Codex, welche Monatskosten entstehnen dadurch ? Ich nehme an, das ist deutlich weniger als die 200US$/Monat .

Ich habe mit kostenlosen Codex und bezahlten claude (20EUR/Monat?) probiert. Drei aufgaben

• AXI streaming UART
• avalon master/slave IP zu AXI konvertierung
• TFP410 Testgenerator

für die hat AI brauchbares code erzeugt. Und unsere FPGA Leute verwenden Codex auch erfolgreich.

USPTO vermeldet die Handelsmarke "Rapid Silicon" als inaktiv, der CEO ist wohl abgewandert. Spekulation: Entweder gab es Briefe von der japanischen RapidSilicon, die durchaus etwas vorzuweisen hat, oder der CEO hat schlicht ein besseres Angebot angenommen, nachdem es mit der Finanzierung wohl nicht so hingehauen hat. Sonst waren die Ziele halt recht hoch gesteckt, und einige Entscheidungen betr. OpenSource mit argem Fragezeichen behaftet. Aber, immerhin kein Schlangenöl wie bei Tachyum und Konsorten.

Meine 5 norwegischen Kronen: mit me-too-AI baut man kein nachhaltiges Geschäftsmodell im Sinne von angebotenen Diensten mehr auf. Die Grossen im Geschäft kaufen sehr aggressiv Knowhow auf, und man möchte in der Entwicklung nicht jedes Halbjahr eine Veränderung sehen oder gar eine leere Webseite von heute auf morgen.

Abgesehen davon würde ich mir die AI woanders wünschen als bei der Code-Generierung, aber das ist eine andere Geschichte.

Martin S. schrieb:

Abgesehen davon würde ich mir die AI woanders wünschen als bei der Code-Generierung, aber das ist eine andere Geschichte.

Also um umfangreiche Test-Suites zu generieren oder für Code-Reviews finde ich AI-Agenten ziemlich nett, brauchbar und nützlich.

Gerd E. schrieb:

Martin S. schrieb:

Abgesehen davon würde ich mir die AI woanders wünschen als bei der Code-Generierung, aber das ist eine andere Geschichte.

Also um umfangreiche Test-Suites zu generieren oder für Code-Reviews finde ich AI-Agenten ziemlich nett, brauchbar und nützlich.

Bei FPGA Entwicklung kann man AI schon sehr vielfältig verwenden. zB:

Altes Project, Entwickler nicht mehr da, viel VHDL und Block Diagramm als TCL - claude hat Dokumentation generiert, das war erstaunlich was da rauskam!

Wenn ich frage zu Vivado TCL habe, da frage ich auch claude zuerst und nicht google, claude kennt sich mit Vivado TCL schon ganz gut aus!

... Wenn ich frage zu Vivado TCL habe, da frage ich auch claude zuerst und nicht google, claude kennt sich mit Vivado TCL schon ganz gut aus! ...

Ich hab mal das interessante Thema "Infos in der FPGA/Tools-Doku finden in einen extra thread ausgelagert:

• Beitrag "In (Hersteller-)Dokumentation Daten zu FPGA-Chip und tools Lösungen finden (besser mit AI?)"

IMHO passt auch ChatGPT gut auf diese Aufgabe.

Ja, Reverse-Engineering haut auch mit den Gratisvarianten gut hin. Dazu braucht es aber nicht den abermalsten Thread. Generierung: Bedingt. Bei einfachen Aufgaben (wie Pipelining) ist schon eine Menge dysfunktionales VHDL rausgekommen. Per beigebrachte DSL funktioniert das schon sehr viel besser. Wo jetzt noch mehr Fleisch an den Knochen kann, ist AI-unterstuetztes Synthese-Mapping bis hin zu P&R. Und bei der Selbst-Verifikation fehlen der generell im Feld befindlichen AI schlicht noch die passenden Frameworks, aber es duerften bald die passenden lokalen Agenten den Markt fluten. Hier funktioniert schon die Variante per virtualisierte Hardware via CXXRTL und Co-Verifikation per Python ganz zufriedenstellend, aber die AI macht da nicht den nennenswerten Vorteil in der Generation der Testbenches aus, eher im Herauskristallisieren der Testszenarien in eine DSL-Beschreibung (analog PSL), oder allenfalls Coverage-Fleissarbeit fuer hinterlassenen oder externen Code.