|
Anzeige
|
Ziemlich simple Uhr
Gast
#371205
Moin, ich habe mal eine simple Uhr programmiert. Das veröffentlichte Programm ist Teil eines grösseren Projektes, was nicht veröffentlicht werden soll/darf. Es handelte sich eigentlich nur um eine Timer-ISR und ein Wenig drumherum. Keine Anzeige, keine Einstellmöglichkeit. Das Programm wurde für einen ATmega64 mit 12,288MHz mit dem IAR-Compiler erstellt, und soll nur als Hilfe dienen
Gast
#371206
nettes snippet :-) aber 12,288 MHz ... das riecht nach audio *grins gruß rene
Gast
#371207
Audio? War halt der einzige Baudraten-Quarz, der hier zu kriegen war..
Gast
#371208
>nettes snippet
Danke, funktioniert eigentlich auch so wie es ist... Es fehlt halt das
HID...
Und was man alles bei 12 MHz in einer ISR machen kann...
Gast
#371209
12,288 MHz Baudratenquarz ?!?! Dachte immer das sei dieser 11.095 irgendwas-schlag-mich-tot Quarz. Weil 12,288 MHz ist für 48/96/192kHz Audio DER Quarz Nummer 1. Welcher Teiler ist das denn und wie genau/ungenau sind die Baudraten ?! Gruß Rene
Gast
#371210
Wenn man die Uhr noch genau kalibrieren will oder keine Lust hat zu jeder Quarzfrequenz alles selber auszurechnen, der Compiler kann das ja übernehmen: http://www.mikrocontroller.net/forum/read-4-57760.html#new Peter
Gast
#371211
@TheMason: Ich lasse mir den Teiler immer per Makro ausrechnen... UBBR = (fosc/(16*baud))-1 Für 38400 (wie in meinem Fall) ist UBRR = 19. Der Quarz ist zwar nicht für alle Baudraten optimal, aber schon ziemlich gut... Anbei eine kleine Tabelle mit Baudraten...
Gast
#371212
hallo rahul, hatte spaßeshalber auch mal nachgerechnet. also bis 38400 (teiler 320000) passts ja ganz genau. bin echt überrascht das der 12.288 MHz'er auch für genaue Baudraten gut ist. dachte immer das der nur für audio-zwecke da ist (eben wegen den 48/96/192kHz). Schön, wieder was gelernt :-)) In die Tabelle hatte ich noch nicht geschaut. Ich bin auch dabei mir nen UART in VHDL zu proggen (TX funzt schon) konnte aber nur den 50MHz On Board quarz nutzen. Da habe ich mit OpenOffice mir ne Tabelle gebastelt wo die Teiler bzw. der Baudratenfehler errechnet wird. (liege bei allen Baudraten bei einem Fehler von 0.5% *ggg) Aber auf den Quarz werd ich mal zurückkommen da ich mit meinem FPGA ja audio mache und von daher einen 12.288MHz brauchen werde (schön wenn man 2 Fliegen mit einer Klappe schlagen kann) Danke für die Info :-) Gruß Rene Antwort schreiben |
Anzeige
|
