|
Anzeige
|
Optischer Heidenhain-Encoder, 24V->~3V
Gast
#4779621
Ein FPGA [Xilinx Zynq] mit 5V-toleranten Eingaengen soll o.g. Quadraturencoder auslesen, bis vll 100-200kHz. Die Pegel muessen von ~24V (10-30V) reduziert werden. Soll ich Reihenwiderstaende und die internen Schutzdioden verwenden oder Spannungsteiler oder eine ganz andere Loesung (welche?)?
Gast
#4779628
Decoder schrieb: > Soll ich Reihenwiderstaende und die internen Schutzdioden verwenden oder > Spannungsteiler oder eine ganz andere Loesung (welche?)? Ein Optokoppler wäre auch eine Möglichkeit. Dann hast du dein FPGA auch gleich von den Störungen der realen Welt ein bisschen entkoppelt.
Gast
#4779634
Decoder schrieb: > oder eine ganz andere Loesung (welche?)? Siehe Anhang. Ist für 5V/3V gemacht. Sollte auch für die 24V funktioneren. Die Widerstände ggfs. entsprechend anpassen.
Angehängte Dateien:
Gast
#4779794
Decoder schrieb: > Soll ich Reihenwiderstaende und die internen Schutzdioden verwenden oder > Spannungsteiler oder eine ganz andere Loesung (welche?)? Bei diesen Frequenzen reichen Spannungsteiler mit Widerständen. Du mußt aber die Schaltschwelle des FPGA beachten und ob Schmitt-Trigger an den Eingängen vorhanden sind. Ganz bequem bieten sich RS232-Empfänger wie MC1489 an, oder man nimmt einen 2-fach Komparator LM393 oder 4-fach LM339, sofern noch ein Index-Impuls dabei ist. Antwort schreiben |
Anzeige
|
