Gratis 8/16-Bit Softcore Prozessor

p.s. Es gibt auch einen JTAG Debugger, der es sogar ermöglicht mehrere 
Prozessoren auf einem FPGA zu debuggen.

Wohl weil ein Blockram 18kBit gross ist und eine Instruktion 
üblicherweise 18 oder 16 Bit breit. Das ergibt dann 1k Instruktionen.
Bei Proteus kannst du bis zu 64k Instruktionen ausführen. Hier gibt es 
diese Beschränkung also nicht.

Uwe N. schrieb:
> Warum nutzt man nicht mehrere RAM-Blocks ?

hängt davon ab wieviele ein entsprechend kleiner fpga davon hat

Es ist praktisch kein Aufwand mehrere Blöcke zu verwenden. Aber man muss 
dann auch die Instruktionen für entsprechend lange Programmsprünge zur 
Verfügung stellen. Hat man eine 18-Bit Instruktion wird es sehr schwer 
z.b. Sprünge über einen 14-Bit Adressraum in den Instruktionssatz 
einzufügen. Deshalb beschränken sich viele auf einen RAM Block (1k 
instruktionen).

Ich habe beim Design von Proteus selbst gsehen, dass es nicht einfach 
ist lange Programmsprünge in einen 16-Bit Instruktionssatz zu kriegen...

was sollen den die Schulungsunterlagen kosten ?

Uwe N. schrieb:
> Danke für dein Feedback, Oliver.
> Ist vielleicht ein naiver Gedanke von mir, aber könnte man den
> Adressdecoder nicht mit einer gewissen Eigenintelligenz ausstatten, so
> das der zusätzliche Adress-Verwaltungsaufwand sich nicht auf die
> Instruktionen auswirkt ? (wie gesagt, bin in Sachen
> Hardware-Programmierung ein Newbie)

Bei den größeren 8Bit PICs gabs da mal 1-2 Bank-Bits, die bei Sprüngen 
gesetzt/gelöscht wurden, je nachdem in welche Bank man springen wollte.

Sowas kann der Assembler normalerweise alleine erledigen und solang man 
innerhalb einer Bank bleibt, braucht man auch nichts setzen/löschen.

Vermutlich könnte man sowas sogar nachträglich recht einfach in einen 
solchen Softcore integrieren.

Grüße,
Steuerbert

So ähnlich macht Proteus das auch. Es gibt relative Sprünge und für 
Absolute Sprünge über eine Sektorgrenze hinweg werden zwei Instruktionen 
benötigt (eine für das Setzen eines Hilfsregisters und eine für den 
Sprung, diese Aufteilung bleibt aber vor dem Programmierer Verborgen und 
wird vom ASsembler übernommen).

Gruss Oli

@Jens

Welche Schululngsunterlagen? Die Architekturbeschreibung, der Sourcecode 
und alle Tools (bis auf den Builder) sind frei erhältlich und du kannst 
sie von meiner Homepage herunterladen (Link im ersten Beitrag dieses 
Threads).

Hi Oliver,
ich meinte die Altera Quartus Unterlagen auf deiner Seite. Gruss,
Jens

@Jens

Das kommt auch auf den Verwendungszweck an. An Lehrbetriebe habe ich die 
gesamten Unterlagen jeweils für etwas über CHF4'000 verkauft.
Brauchst du die Unterlagen nur für dich oder für die Ausbildung von 
Azubis oder Schülern?

Falls du die Unterlagen nur privat für dich brauchst könnte ich dir 
etwas entgegenkommen. Ausserdem musst du ja nicht alle Module kaufen. 
Die Unterlagen sind folgendermassen unterteilt:

- Einführung ins Thema Programmierbare Logik
- Marktübersicht (Stand 2008)
- Quartus II Design Flow
- Time Quest Timing Analyzer
- Quartus II JTAG Tools

Zu jedem Kapitel gibt es eine Übung, eine Referenzlösung zur Übung und 
einen Kurztest.

Falls du interesse hast, schreibe mir doch eine e-mail:
info@logicsolutions.ch


Gruss Oli