Spannungsteiler an Gate von NMOS

OP #8057719
Lesenswert?
• ▲
▼

Es ist wieder passiert. Praktisch jede NMOS-Schaltung, die hier vorgestellt wird, setzt den Widerstand zur Gate-Entladung hinter den Angstwiderstand: Beitrag "PNP High Side Switch"
Siehe Ausschnitt in 0.png. So geht doch wertvolle Spannung verloren, vor allem, wenn man wie hier einen für 4,5V spezifizierten NMOS mit 3,2V ansteuert. Allerdings macht Verhältnis von 1:1000 in diesem Beispiel kaum einen Unterschied, es gab aber schon andere Fälle.

Warum macht das keiner so wie in 1.png?

Angehängte Dateien:
: Verschoben durch Moderator
#8057721
Lesenswert?
• ▲
▼

F. P. schrieb:

So geht doch wertvolle Spannung verloren

Ja, etwa ein Tausendstel. Wenn das Bisschen in deiner Schaltung irgend einen Effekt hat, dann hast du etwas dramatisch falsch gemacht.

Schau dir lieber mal das Toleranzfenster von UGSth an, und wie stark sie von der Temperatur abhängt.

Warum macht das keiner so wie in 1.png?

Deine Frage enthält eine falsche Behauptung: dass es niemand so macht. Das stimmt einfach nicht. Aber wenn es so wäre, wäre es völlig egal.

Tut man Zucker in den Kaffee oder gießt man den Kaffee auf den Zucker? Fragen, die die Welt bewegen.

: Bearbeitet durch User
#8057727
Lesenswert?
• ▲
▼

F. P. schrieb:

Es ist wieder passiert. Praktisch jede NMOS-Schaltung, die hier vorgestellt wird, setzt den Widerstand zur Gate-Entladung hinter den Angstwiderstand

Was sinnvoller ist, hängt von mehreren Dingen und der Dimensionierung der beiden Widerstände ab.

  • Ist der Angstwiderstand ein Teil eines Spannungsteilers, um die Gatespannung zu verkleinern, die diese Version natürlich die richtige.
  • Ist der Angstwiderstand wirklich nur ein Angstwiderstand, dann ist die Reihenfolge eher eine akademische Frage, aber praktisch egal. Der Unterschied ist wesentlich kleiner als alle Toleranzen.
Moderator (Firma: Titel) Persönliche Seite #8057769
Lesenswert?
• ▲
▼

F. P. schrieb:

Praktisch jede NMOS-Schaltung, die hier vorgestellt wird, setzt den Widerstand zur Gate-Entladung hinter den Angstwiderstand

Der 10R ist kein Angstwiderstand, sondern ein Schaltflankenverflachungswiderstand und somit ein Störstrahlungsreduzierwiderstand.

Warum macht das keiner so wie in 1.png?

Der 10k ist möglichst nah am Mosfet direkt an G und S gut aufgehoben, denn dann können nicht so viele kalte Lötstellen auftreten. Mit jeder Lötverindung und jedem Bauteil zusätzlich erhöht sich die Wahrscheinlichkeit, dass dieser Widerstand genau das nicht tun kann, wofür er eingebaut wurde: im Notfall den Mosfet abschalten.

#8057821
Lesenswert?
• ▲
▼

Hans W. schrieb:

Schau dir lieber mal das Toleranzfenster von UGSth an, und wie stark sie von der Temperatur abhängt.

Ist in diesem Zusammenhang sinnlos.

Dietrich L. schrieb:

Was sinnvoller ist, hängt von mehreren Dingen und der Dimensionierung der beiden Widerstände ab.

  • Ist der Angstwiderstand ein Teil eines Spannungsteilers, um die Gatespannung zu verkleinern, die diese Version natürlich die richtige.

Braucht man relativ oft, weil viele FETs nur 10V U(GS) vertragen.

Lothar M. schrieb:

Der 10k ist möglichst nah am Mosfet direkt an G und S gut aufgehoben, denn dann können nicht so viele kalte Lötstellen auftreten. Mit jeder Lötverindung und jedem Bauteil zusätzlich erhöht sich die Wahrscheinlichkeit, dass dieser Widerstand genau das nicht tun kann, wofür er eingebaut wurde: im Notfall den Mosfet abschalten.

Das ist mal heftig an den Haaren herbeigezogen, ich vertraue meiner Arbeit.

Aber siehe mal den Anhang, die Zuleitungen der FETs enden im Gehäuse auf Pfostensteckern. Mit den 100k direkt drauf war ich sicher, solange ich noch am Gerät gebaut habe.

Angehängte Dateien:
#8057995
Lesenswert?
• ▲
▼

Lothar M. schrieb:

Der 10R ist kein Angstwiderstand, sondern ein Schaltflankenverflachungswiderstand und somit ein Störstrahlungsreduzierwiderstand.

Nicht in Verbindung mit dem gezeigten BSS123. Und auch mit einem fetten MOSFET bewirkt der Widerstand nur dann etwas, wenn der MOSFET niederohmig (also über einen Gate-Treiber) angesteuert wird.

Wenn die Steuerung hingegen über einen CMOS-Ausgang erfolgt, hat die Ausgangsstufe bereits zwischen 20 und 50Ω Ausgangsimpedanz. Da bewirken zusätzliche 10Ω nichts mehr.

Antwort schreiben

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.