CPLD XC9572 in Schlatung programmieren

OP #2006763
Lesenswert?
• ▲
▼
Was muss ich beachten, wenn ich einen CPLD XC9572 in einer bereits 
aufgebauten Schaltung, also quasi in Betrieb, mittels JTAG-Schnittstelle 
umprogrammieren möchte? Ich will damit Fehler aus der Programmierung 
entfernen ? Die Schnittstelle hab ich natürlich in die Hardware mit 
eingebaut.

Beste Grüße von Ralph
OP #2006905
Lesenswert?
• ▲
▼
@Uwe .. Danke das Du helfen willst, aber ich versteh Deine Frage nicht ! 
Was ist an meiner Frage unspezifisch gewesen ?.. Konkret beachte ich 
nichts !
Ich hab ne Schaltung aufgebaut und der CPLD steckt in der Fassung. Da 
ich ja zum Programmieren Strom brauch, muss die Schaltung an sein. Geht 
da das programmieren via JTAG ? und wenn ja was muss ich beachten ? 
(Takt aus ??) oder muss der CPLD raus aus der Schaltung ?
#2006961
Lesenswert?
• ▲
▼
@  Ralph H. (guru)

>Was muss ich beachten, wenn ich einen CPLD XC9572 in einer bereits
>aufgebauten Schaltung, also quasi in Betrieb, mittels JTAG-Schnittstelle
>umprogrammieren möchte?

Dass die IOs dann auf Tristate gehen. Wenn davon einige als Ausgang 
kritische Sachen steuern, (E-Motoren, Atomkraftwerk etc.), sollten per 
Pull-Up oder Pull-Down die Pins auf einen sicheren Pegel gezogen werden.
Sonst passiert eigentlich nichts.

MFG
Falk
OP #2007250
Lesenswert?
• ▲
▼
@Falk... Du ich muss Deine Antwort mal in Frage stellen, denn ich hab 
mal an nem AUSGANG des CPLD wo ein Taktsignal rauskommt mit dem Oszi 
WÄHREND des Programmierens geguckt. Da KOMMEN noch Signale an !! Ich 
würd mich da also nicht verlassen drauf, das die Pins in TriState gehen.

@Anguel... Da hast Du Recht, aber ich hab schon die Erfahrung machen 
müssen, das die Prixis doch anders aussieht, als ein Datasheet..
und wenn ich ehrlich bin, frag ich lieber jemand der da Erfahrungen hat.

Danke Euch !!
#2007349
Lesenswert?
• ▲
▼
Ralph H. schrieb:
> Da KOMMEN noch Signale an !! Ich
> würd mich da also nicht verlassen drauf, das die Pins in TriState gehen.

Ist bestimmt wie bei den FPGAs, denn die Config-Technik ist ähnlich. 
Während der nichtflüchtige Speicher programmiert wird, läuft das CPLD 
erst mal weiter, erst während des Übertragens des Inhalts in die SRAM 
Zellen gehen die Pins in Tristate. Aber auch das sollte im Datenblatt 
stehen, müsste ich aber auch erst mal nachgucken.

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 15 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.