JFET input TL084 Bias current Richtung

litebit Gast #5203312
Lesenswert?
• ▲
▼ 
Hallo zusammen,

ich habe eine kleine Schaltung zur Impedanzwandlung zweier 180° 
phasenverschobener Photodiodenströme I12 und I4. Als Verstärkung habe 
ich einen Rückkoppelwiderstand von 1MOhm für beide Ströme. In LTSpice 
habe ich nun zunächst einen idealen OP genommen.

Nun will ich den Input Bias und Input Offset Strom des TL084 simulieren. 
Dazu habe ich zwei Stromquellen an die Eingänge eingebaut. Aus dem 
Datenblatt habe ich einen max Input Offset Current bei 25°C von 100pA 
und einen max Input Bias Current von 200pA bei 25°C. 
(http://www.ti.com/lit/ds/symlink/tl084.pdf)

Nun weiß ich nicht in welche Richtung der Bias-Strom des TL084 fließt. 
An den Eingängen des TL084 sind P-channel JFETs dran.
Nach http://iopscience.iop.org/article/10.7567/JJAP.54.034202/meta würde 
ich herleiten, dass der Strom aus dem OP herausfließt.

Stimmt das so?

Vielen Dank
Angehängte Dateien:
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Axel S. #5203623
Lesenswert?
• ▲
▼ 
Klaus R. schrieb:

> Datenblatt Fig 22. Der Strom von beiden Zweigen fließt gegen -V.

Frage nicht verstanden? Wenn du das vom TE verlinkte Datenblatt meinst - 
da zeigt Figure 22 die Beschaltung der Anschlüsse für die Offset- 
Kompensation. Mit dem Bias- respektive Offset-Strom am OPV-Eingang und 
insbesondere dessen Vorzeichen hat das aber nichts zu tun.

litebit schrieb:
> Nun weiß ich nicht in welche Richtung der Bias-Strom des TL084 fließt.
> An den Eingängen des TL084 sind P-channel JFETs dran.
> Nach http://iopscience.iop.org/article/10.7567/JJAP.54.034202/meta würde
> ich herleiten, dass der Strom aus dem OP herausfließt.

Falsch.

Wie du richtig erkannt hast, sind die Eingangstransistoren p-Kanal JFET. 
Die Isolation des Gates wird hier durch die Sperrschicht zwischen Gate 
und dem Kanal (vulgo: sowohl Drain als auch Source) gebildet. Im 
Normalbetrieb muß deswegen bei einem p-Kanal JFET die Spannung am Gate 
strikt positiver sein als an Drain/Source.

Der Biasstrom ist aber nichts anderes als der Leckstrom durch die 
Sperrschicht. Da das Gate die positive Seite der Sperrschicht darstellt, 
kann der Leckstrom nur in das Gate (und somit in den OPV) hinein 
fließen.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
litebit Gast #5203969
Lesenswert?
• ▲
▼ 
Axel S. schrieb:
> Wie du richtig erkannt hast, sind die Eingangstransistoren p-Kanal JFET.
> Die Isolation des Gates wird hier durch die Sperrschicht zwischen Gate
> und dem Kanal (vulgo: sowohl Drain als auch Source) gebildet. Im
> Normalbetrieb muß deswegen bei einem p-Kanal JFET die Spannung am Gate
> strikt positiver sein als an Drain/Source.
>
> Der Biasstrom ist aber nichts anderes als der Leckstrom durch die
> Sperrschicht. Da das Gate die positive Seite der Sperrschicht darstellt,
> kann der Leckstrom nur in das Gate (und somit in den OPV) hinein
> fließen.

Stimmt, das Gate ist ja n-dotiert, Source und Drain p-dotiert bei dem 
P-Kanal JFET.
Habe es nun verstanden.

Vielen Dank
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Klaus R. #5204077
Lesenswert?
• ▲
▼ 
Axel S. schrieb:
> Klaus R. schrieb:
>
>> Datenblatt Fig 22. Der Strom von beiden Zweigen fließt gegen -V.
>
> Frage nicht verstanden?

Sieht so aus. Ich habe einige Jahre die Typen TL071 .../TL081 ... gerne 
vorzugsweise genutzt, weil sie als JFet OPV relativ zu den damaligen 
restlichen OPV praktisch keine Eingangsströme aufwiesen. Typisch 30 pA 
sind gewöhnlich nicht weiter zu beachten. Deswegen hatte ich spontan die 
Offset-Kompensation im Kopf.
Vielen Dank für die Korrektur.
mfg klaus
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren