-
Bild
Schaltplan eines digitalen Schieberegisters
100n R2 68k R3 24k Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 Q9 Q10 Q12 Q13 Q14 CLR VSS 1N4448 D23 1N4448 D18 U2D 4011 SW18 R1 68k VSS U2A 4011 U2B 4011 EN U3 4514 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 Q9 Q10 Q11 Q12 Q13 Q14 Q15 VSS VDD EL A0 A1 A2 A3 Q16 Q17 Q18 Q19 Q20 Q21 Q22 Q23 U2C 4011 EN U4 4514 Q0 Q1 Q10 Q18 Q8 Q19 Q4
-
Bild
Schaltplan eines Buzzers mit HEF4011
Buzzer Vdd+ 4B 4A 3Y 3B 3A 14 13 12 11 10 9 8 & & HEF4011 & & 1 2 3 4 5 6 7 1A 1B 1Y 2Y 2A 2B Vss R1 470k R2 100k C1 220p Trigger
-
Bild
Schaltplan mit Logikgattern und Schieberegistern
VDD U1 4060 12Hz C1 100n R1 33k R2 24dk Q4 Q5 Q6 Q7 Q8 Q9 Q10 Q12 Q13 Q14 CLR U2A 4011 U2B 4011 U2D 4011 U3 4514 U4 4514 Q0 bis Q23 A0 bis A3 EN VSS R3 33k test on SW1B
-
Bild
Schaltplan einer digitalen Schaltung mit Logikgattern
VDD U1 4060 32 Hz C1 100n R2 1.30k R3 680k CLR VSS R4 120k U2D 4011 Q12 Q13 Q14 Q10 Q11 Q12 Q13 Q14 Q15 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 Q9 Q10 Q11 Q12 Q13 Q14 Q15 Q16 Q17 Q18 Q19 Q20 Q21 Q22 Q23 U2C 4011 SW25 R1 12k 1N4448 D25 1N4448 D26 U2A 4011 EN Q0 bis Q23 U3 4514 EL
-
Bild
Schaltplan eines digitalen Zählers oder Schieberegisters
Q4 Q5 Q6 Q7 Q8 Q9 Q10 Q12 Q13 Q14 VSS R1 68k R2 240k C1 100n R3 68k 1N4448 D1B 1N4448 D23 VSS U2A 4011 1 2 3 5 6 6 VDD R4 68k U2B 4514 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 Q9 Q10 Q11 Q12 Q13 Q14 Q15 24 23 21 22 20 19 1 2 3 12 VSS U2C 4011 8 9 10 23 13 12 U2D 4011 1 2 13 12 U4 4514 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 Q9
-
Bild
Schaltplan Macrovision Remover
Reset2 TR1 TR2 D1 1N4148 R2 10K U2 LM1881 VC CSOUT VSOUT BANDOUT OE OUT R5 10K R7 680K C5 100nF U4A 4011 U3 CD4053B R6 10K R8 10K R11 270 R13 39 R9 1K R10 10K R12 220 R14 68 U4A 4011 VSS DIVIDED OUT DIVIDED GND C4 33uF R3 470 R4 100 U5A LM324 U5B LM324 GND VIDEO IN VIDEO GND
-
Bild
Bestückte Leiterplatte in Kunststoffgehäuse
TOSHIBA TC4011BP JAPAN 10A
-
Bild
Nahaufnahme einer bestückten Leiterplatte
HCF4011DFX, CV4013BE, D61, C3, D62, D83, D80
-
Bild
Tabelle der Screen Process Prüfverfahren nach MIL-STD-750
Electrical Test (100 % 3 sigma limit, 100% dynamic test and PAT limit) MIL-STD-750 method 4016.4021.4011 Note: Up-screen program can be specified by customer's request via contacting Littlefuse service
-
Bild
Handgezeichneter Schaltplan mit Operationsverstärkern
16u, 4, 6, IC6 LM311, 15u, 12, 2, 6, 4528, IC5, = 4038, 8, 7, 2, 3, 4, 7, Q, Clock, IC9 TLC271, 12, 4011, 11, 10, 9, 8, 7, 6, 4, 2, OUT, 4024, IC3, 4051, IC4, 4038, 4024, 4051
-
Bild
Schaltplan eines M-3900 Digitalis Multimeters
100k, TEST, C5 100, V-, IC1 7106, LCD, 48.8.8, BP 21, 20, C2 220n, R1 47k, R3 200k, C1 220n, V-, IC1 4011, C15 33u, 470, 22k, C12 220, R30 1M, IC2 4070, 14, 3, 10, 11, V+, 9014, V-, R25 260k, C14 33u, R21 2330k, Q2, R22 1M, BR, PNP, NPN, C16 33u, R31 1k, 2x 1N4004, R17 10, R33 100, R16 91k, D6, R4 2W
