Betr.: 89C2051 für einfache Schaltaufgabe, kann jemand bei Software helfen? Hallo, ich will einen "Uralt"-AT89C2051 zu Steuerzwecken umprogrammieren. Bin dafür auch Hardware-mässig ausgerüstet, alleine
Open-Drain-Ausgänge mit internen Pullups. Eine Richtungsumschaltung ist daher unnötig. Die neuen AT89LP4052 können aber auch auf Gegentaktausgang umgeschaltet werden. Peter
Programmer(vorprogrammiert?) Wo finde ich sowas? Ist Marke Eigenbau, eine Weiterentwicklung von einem AT89Sxxxx ISP Programmer, da es damals nichts billiges an ISP Fertiggeräten gab. AvrStudio sollte aber eine ähnliche Funktion bieten um die Fusebits einzustellen. > Ach,ja wäre es möglich, die Hex mit
an 80-bit shift register. At this time, DIOL and DIOR are used as data input/output pins. When FCS is high, this register functions as a 20 4-bit latch circuit. At this time, data that is input in serial to data input pin DR or
VCC − 2.1 V;OI = 0 4.5 to 5.5 − − 147 A current per input Note 1. All typical values are measured at = 25 °C. amb 2003 Oct 30 9 Philips Semiconductors Product specification Hex inverting Schmitt trigger 74HC14; 74HCT14 TRANSFER CHARACTERISTICS Type 74HC At recommended operating conditions; voltages are
750 mA 60 mV p−p Short Circuit Current Vin 36 V, RL= 0.1 Ω 1.6 A Efficiency Vin 36 V, out= 750 mA 89.5% A maximum power transfer of 9.0 watts is possible from an 8−pin dual−in−line package inth V = 36 V out 12 V. Figure 21. Step−Down http://onsemi.com 22 AN920/D D45VH4 (1) MBR2540 (2) 22 51 8 1 S Q
interface 2.3 Display Support • 4-bit monochrome LCD interface • Maximum resolutions supported: 640x240 at 1 bpp 320x240 at 2 bpp 240x160 at 4 bpp • 1/2-duty to 1/256-duty LCD drive 2.4 Display Modes • 1/2/4 bit-per-pixel color depth support • Text, graphics and combined text/graphics display modes • Three
passive STN panels. • Up to 256k colors on active matrix LCD panels. • Resolution examples : 320x320 at a color depth of 16 bpp 160x160 at a color depth of 16 bpp 160x240 at a color depth of 16 bpp 2.5 Display Features • Display Rotation Mode: 90°, 180°, 270° counter-clockwise hardware rotation of display
in power down, RTC 18 on IDDSTOP STOP mode current Main VReg off, FLASH in power down, RTC 10 off LP VReg on, LVD on, RTC on 10 µA LP VReg off (ext 1.8V on V18BKP), LVD on, 9 RTC on I STANDBY mode current DDSB LP VReg off (ext1.8V on V18BKP), LVD off, 5 RTC on LP VReg off (ext 1.8V on V18BKP), LVD off
par Fragen: 1.) Wäre es auch möglich statt des Atmega Controllers ein 8051-Derivat wie den AT89LP51ED2 ( http://www.atmel.com/devices/AT89LP51ED2.aspx ) zu nehmen, da ich bis jetzt nur mit 8051 Kompatible gewerkelt habe ? 2.) Wo krieg ich den AT89LP51ED2 überhaupt noch her, weil bei Conrad
nichts mit AVR zutun gehabt hatte. Aber ich find die 8051 besser... Und vom timing her müßte der AT89LP51ED2 doch passen oder lieg ich da falsch?
derivation, the design is optimized to 24 ▯ 0.8 ▯ 5.0 ▯ ǒ –6 ▯ 5.4 ▯ 10–6 meet the assumed conditions. At Vin(min) operation is at the 853 ▯ 10 onset of continuous mode and the output current capability will be greater than 50 mA. At in(nom).e., 24 V, the current ▯ 115 mA limit will activate slightly above
10 /K F at 25 … 55 °C — — — at 5 … 25 °C — — — –6 Mean value of αF 10 /K 0,8 – 0,3 – 0,2 at 25 … 55 °C 3 Density (typical values) kg/m 4900 4900 4950 Disaccommodation DF 10–6 — — — factor at 25 °C Resistivity ρ
Gibt es zum Glück noch auf YT - fand ich irgendwie merkwürdig (was singen die da??) Liederjan live at Kneipenbuehne, November 13, 2010 "Die Lippischen Schützen" https://www.youtube.com/watch?v=MXZVZi8kBAo (4:51) Man sagt ( Nina Kurzrock) https://www.youtube.com/watch?v=t50uPK2eHOk (2:58) Vier
A utility for In System Programming the AT89S8252, AT89S52, AT89S53, AT89S8253, AT89LP2052 and AT89LP4052
den 40-poligen Baustein gedacht. Du brauchst nur die Signale Reset, Mosi, Miso und SCLK an deinen 89S2051 anschließen. An Stelle des HC126 geht auch ein HC541 oder ähnliches (aber nur, wenn Du Dich damit auskennst, ansonsten stur nachbauen).
specified0 toA WR A3,t the leading edge of WR . 10 13 Input (WRite) Make sure that RD and WR are never low at the same time. Output data to 0 to D3from the register at the address specified 0 to 3, RD while RD is low. 8 11 Input (ReaD) Make sure that RD and WR are never low at the same time. When CS i1 high
Hallo, ich verwende häufig einen handelsüblichen USB<->RS232 Adapter am AT89C51ED2. Am Controller hab' ich dann 'nen MAX232 in ISP-üblicher Beschaltung (gleich wie Carlos das vorgeschlagen hat). Hab's mit den AT89C51ED2 und AT89C51RB2 probiert, Grüße,
Am einfachsten dürfte sein, einen AT89LP51RD2 im DIP-40 auf ne Rasterplatine zu pappen, Quarz und RS-232 Transceiver ran und per Flip dann Programme in den Flash zu laden. Als Versorgung einen 5V USB-Lader von der Stange. Hat dann auch
Nimm einfach den 89LP4052, der hat den Timer2 und ist 6mal so schnell.
zu nehmen. > >Wie bekomme ich bei einer Fosz != 16MHz eine Baudrate von 250kBaud bei > >einem AT89C4051 hin?? > > Baudrate = 16MHz / 32 * (256 - TH1) > > Bei TH1 = 254 ergeben sich 250kBaud Ich hatte das selbe Problem beim Sender die 250kBaud zu erziehlen. Dort hatte ich jedoch einen AT89C51RD2
received. The opposite results will be generated when the bit RXINV (Bank0.Reg6.Bit0) is set to 1. 5-4 LP_SL<1:0> Read/Write Low pass filter source selcetion. LP_SL<1:0> = 00 Select raw IRRX signal. LP_SL<1:0> = 01 Select R.B.P. signal LP_SL<1:0> = 10 Select D.B.P. signal. LP_SL<1:0> = 11 Reserved. 3-2 RXDMSL
auch viele mit 8051 Erfahrung, aber die benutzen in der Regel die wesentlich bekannteren Atmels, z.B. AT89C51CC03, AT89LP4052 (ich auch). Zu speziellen XC888 Eigenheiten kann ich Dir daher nicht helfen. Für die standard 8051 hab ich hier funktionierenden Code: http://home.tiscali.de/peterd/appl/soft/c51/thclock/index.htm Wenn Du den XC888 entsprechend runtertaktest, sollte er auch da laufen. Peter
pulse bunches (Figure 18 ). Suppose we have the following component values: Figure 18. Output pulses at various power levels Lp, primary inductance = 1 mH (X = 5 ▯s/div) P1<P2<P3 FSW , switching frequency = 48 kHz Ip skip = 300 mA (or 350 mV / Rsense) The theoretical power transfer is therefore: Max Peak
Mit der Software von Atmel (AT89ISP) läßt sich auch der 89LP2052 programmieren. Leider habe ich nur eine unvollständige Schaltung des Programmers (Anhang). Der LP braucht außer den üblichen 4 Signalen auch noch SS (SlaveSelect)
AT89SISP braucht einen anderen Adapter als die AVR-Software, die Belegung am LPT ist anderes. Den 89LP2052 habe ich allerdings damit noch nicht programmiert (nur die AT89S....). Belegung siehe Bild der
micros in the dust. This makes it easy to forget about the LP-series PICs, whose virtue is their ability to go very slow. At 32 kHz, these devices draw as little as 15µA; good news for battery- or solar-powered applications. Life in the slow lane requires some
zusammen, ich habe etliche angejahrte, aber zum Glück jungfräuliche Mikroprozessoren von TEMIC TSC87C51-16CA (OTP-Typ) ergattert und wollte nun ein paar mit einem "universal writer Leaper LP10" programmieren. In der Programmer-software ist dieser up auch enthalten, Programmierspannung ist 12,7 Volt, Quick-Pulse
. Bei Reichelt kriegst Du nen AT89S51-24PI für 1,25€. Peter
auf 2 Steckverbinder gelegt. Das Board soll die per SPI und die per UART programmierbaren Typen (AT89Sx und AT89Cx) im PLCC44 Gehäuse unterstützen, als Software kommt FLIP bzw. eine der vielen ISP89S-Software in Frage. Frage an die Spezis hier, ob an meiner Schaltung noch Verbesserungsbedarf besteht
84x44mm² mit 14/16poligen, einreihigen Anschluß (2x16, 2x8, 1x8 Zeichen) Getestet habe ich mit µC AT89C51ED2, über RS-232 programmiert und AT89S53/8253 über SPI. Die LP ist in der Mitte teilbar, so dass auch beide LPs übereinandert montiert werden können. Außerdem passen die LPs von den Abmessungen
to this DVD-ROM, or to the AT91 web site, AT91RM9200 http://www.atmel.com/products/AT91/ for the most up-to-date information on getting started with the AT91RM9200. AT91RM9200-EK Evaluation Board User Guide 2-1 Rev. 6103C–ATARM–05
can be three-stated and inverted using internal control bits, outputs the 50% duty cycle 8051 clock, at the selected 8051 clock frequency—48, 24, or 12 3.1 USB Signaling Speed MHz. FX2LP operates at two of the three rates defined in the USB Specification Revision 2.0, dated April 27, 2000: 3.2.2 USARTS
input current. SYMBOL PARAMETER CONDITIONS MIN. MAX. UNIT VCC supply voltage −0.3 +9.0 V Vn DC voltage at pins 1, 4, 5 and 8 −0.3 VCC + 0.3 V V DC voltage at pins 6 and 7 0 V < V < 5.5 V; −8.0 +18.0 V 6, 7 CC no time limit V transient voltage at pins 6 and 7see Fig.8 −150 +100 V trt Tstg storage temperature
changed. Four more LEDs are provided on the board for status indication. These LEDs indicate Link at 10 Mb/s, Link at 100 Mb/s, link at 1000 Mb/s and Full Duplex operation. The PHY clock is generated from its own 25 MHz crystal. The following figure shows a high-level block diagram of the interface
changed. Four more LEDs are provided on the board for status indication. These LEDs indicate Link at 10 Mb/s, Link at 100 Mb/s, link at 1000 Mb/s and Full Duplex operation. The PHY clock is generated from its own 25 MHz crystal. The following figure shows a high-level block diagram of the interface
750 mA 60 mV p−p Short Circuit Current Vin 36 V, RL= 0.1 Ω 1.6 A Efficiency Vin 36 V, out= 750 mA 89.5% A maximum power transfer of 9.0 watts is possible from an 8−pin dual−in−line package inth V = 36 V out 12 V. Figure 21. Step−Down http://onsemi.com 22 AN920/D D45VH4 (1) MBR2540 (2) 22 51 8 1 S Q
gleich alles ausprobieren kann. Und das geht ja mit den 8051-ern mit Bootloader ganz leicht (z.B. AT89C51ED2). Dann kann man sogar im Feld, wenn man ein Bug entdeckt, sofort updaten. Auch im fertigen Gerät noch nen MAX202 und nen Sub-D 9pol. einzubauen, kost ja nix. Peter P.S.: Wenn ich
ohne Gewähr). Ich benutze den AT89C51CC01UA, weil ich CAN brauche. Peter
"welche aber anscheinend immer aktiv sind (keine enable-Leitungen)" Brille putzen. Seite 51.
Variante ohne Das ist ein generelles Problem aller 1-Zyklus-MCs, auch bei den neuen 8051-ern (z.B. AT89LP4052) ists auch so. Man muß mehrere Sachen machen, hat aber nur einen Taktzyklus. Also macht man mehreres parallel, d.h. der eine Befehl wird komplettiert, während der nächste schon beginnt.
lassen, damit die AVRs das nächste Byte in das Senderegister stellen können. Etwas besser sind da die AT89LP4051, die haben noch ein Byte Puffer und Interruptprioritäten, damit sollten die 4MHz klappen. Ich kenne ja nur die ARM7 (LPC2xxx), und die haben ein I2C, womit man wesentlich besser MCs vernetzen
es kann nie einer zu langsam sein. Obwohl ich ja bei Vernetzung eindeutig CAN favorisiere (z.B. AT89C51CC03), ist ein rundum sorglos Protokoll. Und das Programmieren kann gleich über den CAN mit erfolgen (Custom-Bootloader). Peter
specified0 toA WR A3,t the leading edge of WR . 10 13 Input (WRite) Make sure that RD and WR are never low at the same time. Output data to 0 to D3from the register at the address specified 0 to 3, RD while RD is low. 8 11 Input (ReaD) Make sure that RD and WR are never low at the same time. When CS i1 high
Verdacht zu bestätigen, wenn man sieht, dass "Four-level Interrupt Priority" als new feature bei den AT89LP2052/LP4052 aufgeführt wird. Frank
Standard-Adresse bei fast allen 8051 (gefundene Aussnahme 80515/535) ! Die Adressen sind von einem AT89C51. Bei anderen Controllern sitzen die Register häufig woanders! Beim T89C51CC01 ist IE1 z.B. auf E8h und IPL1/IPHl auf F8h/F7h. Also immer die richtige Include-Datei verwenden. tschuessle Bernhard
Eine Beschreibung mit Teileliste findet man jetzt unter: http://www.comteam.at/~alex/bilder_fraese/beschreibung.html Und neue bessere Bilder unter: http://www.comteam.at/~alex/bilder_fraese/fotos
Spindelauflösung von 25µm. Werde da mal Zahnräder zwischensetzen. Die Handsteuerung arbeitet mit einem 89C51ED2 und zeigt die Spindelposition pro Achse als 0000,000mm an. Jede Achse kann separat genullt werden. @Michael Fluhr (fury) Habe mir mal Deine Fotos angesehen. Hast ja schon ordendlich was zusammengeschraubt
interface 2.3 Display Support • 4-bit monochrome LCD interface • Maximum resolutions supported: 640x240 at 1 bpp 320x240 at 2 bpp 240x160 at 4 bpp • 1/2-duty to 1/256-duty LCD drive 2.4 Display Modes • 1/2/4 bit-per-pixel color depth support • Text, graphics and combined text/graphics display modes • Three
Symbol Parameter (1,2) Min Max Unit CIN Input Capacitance 7 pF COUT (3) Output Capacitance 10 pF tLP Low-pass filter input time constant (SDA and SCL) 50 ns Note: 1. Effective capacitance measured with power supply at 5V; sampled only, not 100% tested. 2. At 25°C, f = 1MHz. 3. Outputs are deselected
nOutBufferSizeÑSpecifies the size (in bytes) of the buffer pointed to by lpOutBuffer. Specify zero to return only the length of the Device ID string in lpBytesReturned. lpBytesReturnedÑPoints to a DWORD that receives the actual size (in bytes) of the data stored into lpOutBuffer
derivation, the design is optimized to 24 ▯ 0.8 ▯ 5.0 ▯ ǒ –6 ▯ 5.4 ▯ 10–6 meet the assumed conditions. At Vin(min) operation is at the 853 ▯ 10 onset of continuous mode and the output current capability will be greater than 50 mA. At in(nom).e., 24 V, the current ▯ 115 mA limit will activate slightly above
