-
Bild
NE555 P integrierter Schaltkreis
07 AZ DNM NE555 P
-
Bild
NE555P Zeitsteuerung in Vergossungsmasse
07 AZ DNM NE555 P
-
Bild
Schaltplan mit Schwellen-, Trigger- und Flipflop-Stufen
Threshold Comparator, VCC, 4,7k, BC557, BC547, RESET FLIPFLOP, 2/VCC, THRESHOLD, PIN6-THRS, GND, Trigger Comparator, PIN2-TRIG, 3/VCC, SET FLIPFLOP, 1/VCC, PIN5-CONTROL, PIN1-GND, RS-Flip Flop, RESET/Discharge, OUTPUT, BC547, 1N4148, 4,7k, 220, PIN7-DIS, PIN5-OUT, Q_FLIPFLOP, D_FLIPFLOP
-
Bild
Selbstgebaute Lochrasterplatine mit elektronischen Bauteilen
NE555_diskret_11.jpg
-
Bild
Lochrasterplatine mit bunten Kabeln und Metallklammern
NE555_diskret_13.jpg
-
Bild
Schaltplan mit NE555 Timer und Relais
E1 D1 C1 R1 R2 D2 K1 E2 C3 U1 Res- Vdd Dis NC Thr Out R3 Q1 NPN_RS_GND C2 E3 E4
-
Bild
Schaltplan und Simulationsergebnisse eines NE555-Schaltkreises
Draft1.avi VCC V1 5 C1 100n GND U1 TRIG DIS OUT OUT THRS VCC RST CV C2 10n R4 10Meg R3 10Meg R2 10k R1 10k BC857C Q1 BC857C Q2 I1 V(out) 5.0V 4.5V 4.0V 3.5V 3.0V 2.5V 2.0V 1.5V 1.0V 0.5V 0.0V V(c) 10uA 9uA 8uA 7uA 6uA 5uA 4uA 3uA 2uA 1uA 0.0uA 0.0s 0.3s 0.6s 0.9s 1.2s 1.5s 1.8s 2.1s 2.4s .tran 3 PULSE(0 100u 1m 1m 10m 10 1)
-
Bild
Schaltplan und Simulationsergebnisse eines NE555-Timers
Draft1.avi V1 VCC R5 10k R4 4.7Meg R3 4.7Meg C3 200n Q1 BC857B GND U1 TRIG DIS OUT OUT THRS VCC RST CV NE555 C1 100n C2 10n R1 10k I1 load .tran 5 PULSE(0 100u 1m 100m 10 1) V(out) V(c) 5.0V 4.5V 4.0V 3.5V 3.0V 2.5V 2.0V 1.5V 1.0V 0.5V 0.0V 100uA 80uA 60uA 40uA 20uA 0.0uA 5.0s 4.5s 4.0s 3.5s 3.0s 2.5s 2.0s
-
Bild
Integriertes Schaltkreis NE555P
23BWQZJ NE555P
-
Bild
Schaltplan mit NE555 Timern und Transistoren
IC1 NE555 R1 4,7K R2 39K C1 47µ TRE VCC+ /RES DIS OUT CON GND Q1 BC547 C2 10µ R6 10K IC2 NE555 TRE VCC+ /RES DIS OUT CON GND R3 4,7K R5 100K Q2 BC547 C3 10n R8 2,7K V+ GND Q3 1N4004 D1 D2 D3 R7 100 PAD1 PAD2
-
Bild
PCB-Layout eines NE555-Schaltkreises
BC557, 1µ, 3,3M, 10K, 100n, NE555, 10M, 4,7M, Trig, DIS, Out, THR, Res, Ctr, +, -
-
Bild
Schaltplan eines NE555 Blinkers mit LED
+9V R1 100 kOhm R2 100 kOhm 1N 4148 1N 4148 NE 555 C 470 Ohm LED 10 nF -
-
Bild
Selbstgelötete Platine mit NE 555 und Potentiometern
R1 R2 100K621M 25K425M Aus Ein + NE 555 - 470 µF
-
Bild
Schaltplan und Simulationsergebnis eines NE555-Timers
NE555_10sec_01.asc V(v2) V(out) V(thrs) 14V 12V 11V 10V 9V 7V 5V 4V 3V 2V 1V -1V -2V 0ms 3ms 6ms 9ms 12ms 15ms 18ms 21ms 24ms 27ms 30ms 33ms V1 TRIG R1 100k U1 NE555 GND Vcc R2 1Meg DIS THRS OUT C1 10u CV
-
Bild
Handgezeichneter Schaltplan mit NE555 und Spannungsregler
R3+C2 ca 11sec 100K 10K R2 IC1 1N4148 DIS THR TRIG CV OUT GND RES C7 100nF 22uF C8 7812 IN OUT GND IC2 C5 100nF C6 100nF R1 10K 4k7 BD136 1N4001 T2 T3 BC337-16 4k7 + Fehler + GND Sensor_In C3 1uF R6 10K T1 BC337-25 R4 10K D2 R5 1N4148 C2 100uF +
-
Bild
Schaltplan eines Buck-Konverters mit NE555
Vin 20-24 V R1 10 kΩ R2 1.5 Ω 6 U1 8 Reset Q 1 NE555 1 S 2 ASS CO C1 1 nF C1 1 nF GND 1 L1 Vout ap. 22,8 V Q1 IRLZ44N Cout 1000 μF 35 V D1 MBR2045 C1 1 nF GND
-
Bild
Foto einer bestückten Leiterplatte mit NE555
NE555 68531
-
Bild
Leiterplatte mit NE555 Timer IC
HUXUAN R2 R1 U1 NE555 NE555 1TM TY15 C2 GND OUT VCC
-
Bild
Schaltplan mit NE555, Transistoren und Dioden
V+ IC1 8 TRE VCC+ /RES 4 OUT 3 CON 5 GND 1 R1 4,7K R2 39K C1 47µ GND IC2 8 VCC+ 4 /RES 7 DIS 3 OUT 2 CON 5 GND 1 Q2 BC547 R3 10K R5 100K Q1 BC577 C2 10µ C4 470µ R6 10K GND R7 100 1N4004 D1 D2 1N4004 D3 1N4004 Q3 R8 2,7K C3 10n GND
-
Bild
Schaltplan eines Inverters mit NE555 und MOSFET
24 V, 7812, RB, RA, 100, 22 kΩ, 1.5 kΩ, 10 nF, 2 kV, pri, sek, HV, DST, Vorwiderstand! 20 MΩ, Kühlung! IRFP 460, D, MUR460, 12V ZD, IRFP 460: G D S, 10 nF, 100 nF, 50 Ω, 10 kΩ, t_high = 0.67 * (RA + RB) * C, t_low = 0.67 * RA * C, f = [3170, 48100] Hz
-
Bild
Ausschnitt eines Schaltplans mit NE555 Timer
TIMER VCC+5V C37 10/50 3.7 3.7 R65 1M NJM555M IC1 5.0 DIS TH CONT 3.3 8 7 6 5 1 2 3 4 OUT RES 0 GND 0 TRIG 0 3.7 5.0 C27 0.1/16 R53 390K R59 10K R66 10 1.7 R62 10K C29 1/50 R61 100K C2712-Y (TE85R,F) C33 0.01(B) C34 330/16 C35 0.01(B) C39 220/16 0.01(B) C40 0.022
-
Bild
Schaltplan und Oszilloskop-Simulation
10k 1MEG NE555 9 20u BS250 2N3904 2k 200u VF1 9.00 0.00 VF2 6.00 0.00 VF3 8.00 0.00 Time (s) 0.00 100.00 200.00 300.00 400.00 500.00
-
Bild
LTspice Simulation Schaltplan und Oszilloskop-Fenster
NE555_Gesamtschaltung.raw V(output_3) V(n010) 800mV 720mV 640mV 560mV 480mV 400mV 320mV 240mV 160mV 80mV 0ms 2ms 4ms 6ms 8ms 10ms 12ms 14ms 16ms 18ms 20ms 22ms NE555_Gesamtschaltung.asc C1 Q1 Q2 Q3 Q4 Q5
-
Bild
Schaltplan und Oszilloskop-Simulation eines 555-Timers
NE555.asc NE555.raw Vcc 15 R13 20K Q7 PN Threa 16 Q1 PN R2 8.2K Q8 PN R3 1K Q9 PN R6 1K Q10 PN R8 4.2K R12 1N Q11 PN R11 120 R4 4.7K Q14 PN Q12 PN Q16 PN Q26 PN Q19 PN Q29 PN C3 1uF Vctrl 15 Reset 4 Trigger
-
Bild
Schaltplan und Simulation in LTspice
LTspice NESS5_Gentschaltung.asc Threshold_6 Q5 NPN Q6 NPN Q8 NPN Q7 PNP Q14 PNP Q12 PNP Q13 Q15 PNP Reset_4 Q10 Discharge_7 Q9 NPN R5 10k R6 100k R7 100k R9 5k R10 5k D2 R17 4k7 not_q Q21 NPN Q16 NPN Q17 NPN R16 100 GND_1 V(output 3) V(not_q) V(voltage 5) 0.0V 1.8V 2.7V 3.6V 4.5V 5.4V 6.3V 7.2V 8.1V 9.0V 9.9V 0ms 20ms 40ms 60ms 80ms 100ms 120ms 140ms 160ms 180ms 200ms 220ms x = 120.96ms y = 7.116V
-
Bild
Ausschnitt eines Schaltplans mit Transistoren und Widerständen
PNP Q12 PNP Q13 R8 5k Q18 NPN Q16 NPN Q15 NPN R9 5k
-
Bild
Schaltplan und Oszilloskop-Screenshot einer NE555-Schaltung
U5 NE555, TRIG, DIS, THRS, CV, OUT, RST, VCC, GND, R15 10k, R17 10k, R12 10k, R19 1k, R16 1k, C8, C7 10p, C6 10p, C5 0.01p, V1, V2, V3, Q3 NPN, Q4 NPN, PULSE(0 3 6 10n 100), V(n019)
-
Bild
Schaltplan eines Integrators mit NE555 oder ähnlichem IC
+5V 47k 47k U1B 4538 RxCx 10 Clk+ 12 Clk- 11 Q 10 Q 9 R 13 VSS 15 22µ L für 900ms, H für 100ms GND
-
Bild
Schaltplan einer Impulsteuer Schaltung mit NE555 und MOSFET
Transient Analysis KnAC Gleichrichter (DC-Bridge) D1 D2 V1 3N4148 D5 VCC for N555 Impulslength Monoflop NE555 400K R2 100K R8 7k R7 10k C2 10n NE555 as Monoflop VCC RESET THRES OUT CONT 10k R10 MD3 300 R9 VCC X3 BZX55C9V1 C1 10u Trig TimerConst C3 1u X1 TRIG DISCH GND 1Meg V_AC AC 24V (48Vss) SW1 V0,2,15 D3
-
Bild
Schaltplan mit ATtiny45 und NE555P
-20P VCC AREF/PB0 PB1 PB2 XTAL1/PB3 XTAL2/PB4 RESET/PB5 GND 2 Q1 2N7000 R 4 C1 10nF 3 R1 680 2 U2 NE555P 8 VCC 3 Q 7 DIS 6 THR 1 GND 2 R2 2.2k 5 CV 5 C2 100nF C3 10nF R3 10k Signal +5V GND
-
Bild
Schaltplan einer Schaltung mit NE555P Timer
ATL431AIDBZR-TP, RP1 10k, R3 4k7, R4 10k, ZD1 BZX55C3V3, R5 200k, RP2 500k, R6 4k7, C4 47u, C5 0.1u (Kerko), U3 NE555P3, CONT, THRES, DISCH, RESET, OUT, TRIG, VCC, GND, D5 1N4148, D4 1N4148, RP3 500k, RP4 500k, C3 0.1u, C2 220u Tantal, D3 1N4007W, R8 1k, Q2 BC547B NPN Transistor, K3 CMP6-S-DC12V-P, GND
-
Bild
Anleitung zur NE555 Pin-Belegung und Funktionsweise
Die Pin-Belegung (Verkabelung) Verbinden Sie die Pins des NE555 wie folgt: 1. Pin 1 (GND): Direkt an USB-Masse (-) 2. Pin 2 (Trigger): Direkt mit Pin 6 verbinden. Von dort geht der Kondensator C1 an GND. 3. Pin 3 (Output): Geht über den R_Basis (1 kΩ) an die Basis
-
Bild
NE555T integrierter Schaltkreis im TO-5 Gehäuse
57614 NE555T
-
Bild
Schaltplan mit NE555 und BC557C Transistoren
220n 10k BC557C NE555 RESET VCC OUT CONT THRES GND TRIG DISC 1k 1u 5
-
Bild
Schaltplan mit NE555P und BC212 Transistor
+5V U1 NE555P 8 VCC 2 TR 5 CV 4 R 3 Q 7 DIS 6 THR 1 GND R1 150k R3 4K7 Q1 BC212 3 2 1 R4 200R Batterie Saft LS14250 C2 10nF C1 100uF GND
-
Bild
PCB-Layout eines Schaltkreises mit NE555 und BC557
68n BC557 10K 3,3M 100n 4,7M 10M NE555 GND Trig DIS Out THR Reset Ctr
-
Bild
Schaltplan eines Lauflicht-Schaltkreises mit NE555 und CD4017
2N3906 EBC P1 500K R2 270K R5 100K C3 10µ R8 22 R6 10K Q3 AO3401 Q2 2N3904 EBC R7 10K R4 4M7 C2 220n NE555 6 8 4 7 3 2 1 5 C5 100n CD4017 VDD 16 3 Q0 1 2 Q1 15 MR 2 4 Q2 14 CLK 3 Q3 5 Q4 13 EN 10 Q5 12 CO 7 Q6 8 GND 6 Q7 9 Q8 11 Q9 ULN2803 18 Q0 16 Q1 15 Q2 14 Q3 13 Q4 12 Q5 11 Q6 10 Q7 9 Q8 R1 150 LED
-
Bild
Schaltplan mit NE555, CD4017 und ULN2003
C1 220n R3 4M7 Q1 R2 2X6M8 R5 100K NE555 6 8 4 7 3 2 5 1 VCC 5V S1 4M7 C2 220n CD4017 16 3 Q0 15 MR 14 CLK 13 EN 12 CO 11 Q9 10 Q8 9 Q7 8 Q6 7 Q5 6 Q4 5 Q3 4 Q2 3 Q1 2 GND 1 Q0 ULN2003 16 1 2 15 14 13 12 11 10 9 R1 150 LED1 bis LED7
-
Bild
LTspice Schaltplan mit NE555, LM358 und TRIAC
LTspice XVII - moc308x_Timer555Load.asc File Edit Hierarchy View Simulate Tools Window Help Mains Vcc R5 120k R7 1k U3 GND Vcc TRIG DIS OUT RST CV U4 R11 470 U2 R9 360 R2 39 C1 0.01u V3 12V R4 12k R8 {1k*(1-x)} R10 {1k*x} C2 10n C3 10u MOC3081 R1 330 R3 20 Load .inc MOC3081.lib .inc TRIAC.lib .step param X list .2 .5 .8 .meas LoadPower avg v(load)*I(R3) .tran 0 4s
-
Bild
Schaltplan einer Schaltung mit NE555P3 und Transistoren
VCC R1 47k R3 4k7 R4 10k R5 200k RP2 500k U1 ATL431AIDBZR-TP C1 1u R2 10k GND U3 NE555P3 5 CONT 4 RESET 3 THRES 7 OUT 2 DISCH 1 TRIG 6 VCC GND D5 1N4148 RP4 500k R6 4k7 D4 1N4148 RP3 500k C3 0.1u C2 220u Tantal Q3 LP395 Z Q2 BC547 NPN Transistor R8 4k7 D3 1N4007W K3 CMP6-S-DC12V-P
-
Bild
Beschreibung und Bauteilliste einer NE555 Keep-Alive-Schaltung
NE555 "Keep-Alive"-Schaltung IC1: NE555 R1: 100 k¤ R2: 4,7 k¤ C1: 100 µF C2: 10 nF T1: 2N2222 (oder BC547) R_Basis: 1 k R_Last: 47 Ω
