Adressleitungen legen) und schon ist das System fertig. Oder das hier mal anschauen http://www.s100computers.com/My%20System%20Pages/68000%20Board/68K%20CPU%20Board.htm http://wandel.ca/homepage/mc68008/
Den einzigen Unterschied zu meiner Lösung sehe ich nur hier: ep = (ep + 1) & ring->mask; Ich habe ep = (ep + 1) % SIZE; wobei % etwas mehr Code braucht als eine Maske, weil _modint aufgerufen werden muss und das jedesmal. und ich benutze globale Variablen
Auch der steht in der Farnell-Tabelle, allerdings von Onsemi MC100EP196FAG 11,20 € Einzelpreis. Man könnte ja zwei unterschiedliche Typen für Grob- und Feinverzögerung einsetzte, damit käme man auf die gesuchten 10000 Schritte.
DTA : TINST MSG : TURBO COM TURBO MSG : TURBO OVR : CMDLIN PAS : LISTER PAS : MC-MOD00 INC MC-MOD01 INC : MC-MOD02 INC : MC-MOD03 INC : MC-MOD04 INC : MC-MOD05 INC MC HLP : MC PAS : MCDEMO MCS : MC COM : MC-MOD03 COM HELLO PAS Bytes Remaining On B: 4184k
CP/M Laufwerk, sondern wird über ein kleines Zusatzprogramm gehändelt. USB1:\> Dir FTRFB.FTD MC-MOD00.INC MC-MOD01.INC MC-MOD02.INC MC-MOD03.INC MC-MOD04.INC MC-MOD05.INC READ.ME TINST.COM TINST.DTA TINST.MSG TP3.DSK TURBO.COM TURBO.MSG TURBO.OVR USB1:\> IDD USB VID = $1221
DC C bit 7 bit 0 bit 7 IRP: Register Bank Select bit (used for indirect addressing) 1 = Bank 2, 3 (100h-1FFh) 0 = Bank 0, 1 (00h-FFh) bit 6-5 RP<1:0>: Register Bank Select bits (used for direct addressing) 00 = Bank 0 (00h-7Fh) 01 = Bank 1 (80h-FFh) 10 = Bank 2 (100h-17Fh) 11 = Bank 3 (180h-1FFh) bit
LM5026 www.ti.com SNVS363C –AUGUST 2005–REVISED MARCH 2010 LM 5026A ctiveC lam pC urrentM odePW MC ontroller Check for Samples: LM5026 FEATURES • Programmable Overlap or Deadtime between • Current Mode Control the Main and Active Clamp Outputs • Programmable Maximum Duty Cycle Clamp • Internal 100V
MV-S100649-00, Rev. F December 3, 200vDocument Classification: PropriPage 19nformation 7 M Integrated 10/100/1000 Ultra Gigabit Ethernet Transceiver c. , 3 interface. The MAC interface pins are 3.3V tolerant. See “Digital Pins” on page 196 for details. the GMII Table TBI Interface ct 21 117-TFBGA96-BCC 128
4.38 – Leg control signals; commanded SV in sextant s . .............12...............................196 Figure 4.39 – Phase-A line-neutral voltage; commanded SV in sextant s .................12.............196 Figure 4.40 – SVM inverter..................................................................
R:100kΩ 1% →54.5kΩ <3> In case of AUTOSCALE_ADC, #NO_AREF_CAP, Cap.(21Pin)=100nF R:10kΩ 1% →10.19kΩ R:47kΩ 1% →46.3kΩ R:100kΩ 1% →98.7kΩ <4> In case of AUTOSCALE_ADC, NO_AREF_CAP
Kondensatoren vcc100n10u_78L05 mit dem 78L05 Regler nachgerüstet vcc100n10u_MCP1702 mit dem MCP1702-5002 Regler Nur mit einem nachgerüsteten 100nF Kondensator habe ich nur den 78L05 gemessen: vcc100n_78L05 Eine Nachrüstung
einstellbar sein. Jeder Kanal und jede Karte müssen frei einstellbar sein. Ziel wäre eine Auflösung von 100 ps. Aber wenn es nicht anders geht wäre ich auch mit 500 ps zufrieden. Schlechter darf es aber auf keinen Fall sein. Gruß Marius
Digital Variable Delays : MC100EP196, ECL 100ps bis 10ns, soweit ich mich erinnere. Mir scheint aber, man sollte das Design aendern.
clears the corresponding bit in USBDevIntSt. Writing a zero has no effect. Remark: Before clearing the EP_SLOW or EP_FAST interrupt bits, the corresponding endpoint interrupts in USBEpIntSt should be cleared. USBDevIntClr is a write-only register. Table 196. USB Device Interrupt Clear register (USBDevIntClr
GP Port pin 0 E 2,8V Stromversorgungsanzeige (Netz oder Akku) bei Nichtbenutzung an einen 10 kOhm - 100 kOhm Pull-Down-Wider- stand anschließen GPIO1 GP Port pin 1 E 2,8V Akku-Ladeanzeige (voll oder unter Warnschwelle) bei Nichtbenutzung an einen Pull-Down-Widerstand mit 10 kOhm - 100 kOhm anschließen
1 is a device mode BULK IN endpoint using DMA. // USBDevEndpointConfig( USB0_BASE, USB_EP_1, 64, USB_EP_MODE_BULK | USB_EP_DEV_IN | USB_EP_DMA_MODE_0 | USB_EP_AUTO_SET); The application must provide the configuration of the actual uDMA controller. First, to clear out any previous settings,
Disturb OOC 14.5 73 Message OSC 14.5 74 Answer On/Off OOC 14.5 75-8F Reserved 90 Inside Dial Tone MC 14.6 91 Outside Dial Tone MC 14.6 92 Inside Ring Tone MC 14.6 93 Outside Ring Tone MC 14.6 94 Priority Ring Tone MC 14.6 95 Inside Ringback MC 14.6 96 Priority Ringback MC 14.6 97 Line Busy Tone MC 14.6 98 Reorder Tone MC 14.6 99 Call Waiting Tone MC 14.6 9A Confirmation Tone 1 MC 14.6 9B Confirmation Tone 2 MC 14.6 9C Tones Off OOC 14.6 9D Outside Ringback MC 14.6 9E Ringer OOC 14.6 9E-AF Reserved B0 Phone Key 0 Sel
Sender befindet sich im Koordinatenursprung (0, 0), der zweite Sender befindet sich auf der y-Achse (0, 100 m), der dritte Sender befindet sich auf der x-Achse (100 m, 0). Als sinnvoller Startwert wurde der Punkt (50 m, 50 m) ausgewahl˜. Innerhalb des Bereichs von 0 bis 100 m fur d˜e x- und y-Komponente der
and OK call . atd"0123456"; You make a call. OK NO CARRIER This time, no +CIEV URCs are displayed. MC39i_ATC_V01.02 Page 100 of 314 11.11.2003 MC39i AT Command Set s Confidential / Released m obile 4.20 AT+CLCC List current calls of ME Test command Response AT+CLCC=? OK Execute command Response AT+CLCC
Flash Memory D130 EP Endurance 10K 100K — E/W -40°C to 85°C 1K 10K — E/W +85°C to +125°C D131 VPR V DDfor Read VMIN — 5.5 V D132A V DDfor Erase/Write VMIN — 5.5 V Using EECON to read/write, VMIN= min. operating voltage D133
entry points. Some of them are described in further detail below. Table 2-1. Java trap entry points EP number JTBA Offset JECR LR Instruction Groups 0 0x000 0 Exception number PC Java Exceptions 1 0x080 128 Undefined PC Stack overflow 2 0x100 256 Undefined PC Stack underflow 3 0x180 384 Undefined PC Stack
Onsemi (www.onsemi.com), in fuer Hobby-Bastler noch einigermassen loetbaren Gehaeusen: Fanout: MC100EP11 (SOIC-8-Gehaeuse) Delayline: MC100EP195 ode MC100EP196 (LQFP-32-Gehauese), ist programmierbar zwischen ca. 2ns und 12ns mit 10ps Aufloesung XOR: MC100EP08 (SOIC-8-Gehaeuse) Wegen der
dass Du die Versorgungsspannung verschieben musst: Erstens, die von mir genannten Bausteine (z.B. MC100EP11) akzeptieren 3.3V LVCMOS als Eingangssignal. Du kannst den Baustein also direkt von Deinem Mikrokontroller aus ansteuern. (habe ich schon gemacht und funktioniert prima). Fuer den Ausgang zu
Ich benötige eine Zeitverzögerung eines 10MHz Signales im ps-Berech und bin dabei auf den MC100EP196B von ONSemi gestoßen. Der schafft 10ps oder auch feiner bei analoger Ansteuerung. Das Problem ist, das ich mit den ECL Pegeln nichts anfangen kann, sondern am Ausgang 0..5V TTL Pegel brauche
Eingangspuffer eine einstellbare Verzoegerung. Nicht so fein einstellbar und nicht so lang wie der EP196 aber zumindestens in 3,3 Volt CMOS zu bekommen. Aber ausserdem haben TTL Schaltungen gerne Jitter, da braucht man keine Pikosekunden einzustellen.
5ps ist etwas wenig. Schau dir mal den MC100EP196 an. Der kann in 10ps Schritten verzoegern. Feiner geht's mit dem Analogeingang. Der Chip ist etwas schwer lieferbar.
Puls ist repetitiv ? Ja, ist er. mind. 5GHz Bandbreite, ok. Das einfachste waere das neuste LeCroy 20-100GHz Sampling Scope zur Ansicht kommen zu lassen. Das kommt mit Bediener. Ein paar Stories, etwas Kuchen und Kaffee und gut ist. Alternativ mit dem MC100EP196 einen Sampler fuer einen ADC ansteuern.
3.125 GBit. Alternativ koennte man ein grosses mit vielen Pins nehmen und externe Serialisierer, ein MC100EP446 parallel zu serial converter (schieberegister) macht 3.2GHz, da waere noch was uebrig. Z
Ok, "einige" war vielleicht übertrieben: http://direct.xilinx.com/bvdocs/publications/ds100.pdf Seite 2. Das ist aber nicht von Bedeutung, 16 würden reichen.
Der MC100EP196 kann sows in der Richtung. Aber viel wichtiger ist, dass der ADC die Analogbandbreite hat, oder allenfalls der Sample hold davor. 100 Schritte auf 300ps sind 3ps Samplehold Aufloesung, entsprechend
und die EP-Typen sind anscheinend die 3,3V-Version http://www.onsemi.com/pub/Collateral/MC100EP196-D.PDF
welcher Logik ? LVDS, ECL ? Was darf der Aufwand sein, was soll die Geanuigkeit sein ? Es gaebe da den MC100EP196, einen Delaychip, der das koennte, der ist leider nicht lieferbar. Analog wuerde sich auch etwas machen lassen. Mit einem PLL. rene
.[▯▯▯▯*HQHUDO▯’HVFULSWLRQ▯ • Altera’s development system MAX+plus II Baseline on CD ROM included • 100k Gate ACEX 1K device (EP1K100QC208-1) • Convenient access to all ACEX 1K pins • Supports Excalibur™/Nios™ embedded processors • On-board, fast SRAM 256k x 16 • On-board FLASH 512k x 16 • 6-Layer PCB
