... eine Ergänzung ... FW ist 1.2.BF.0.86beta Danke
Hayo W. schrieb: >Die Register werden so gesetzt: >//adc_change12_reg = 0x02020800; //BF standard factory setting causes >resonance problem >//adc_change34_reg = 0x02020800; //BF standard factory setting causes >resonance problem >//BF new register settings - not loaded from protected
Yes I sure Markus, f.e BF245B N-JFET display : GDS 132 after turning GDS 321 BF256C N-JFET display : GDS 132 after turning GDS 321 J310 N-JFET display : GDS 321 after turning GDS 132 it's look like all N-JFET test is
sein monaten ohne probleme, heute aber etwas seltsame ergebnisse bekommen. Von 20 nagelneuen BFR96TS haben 12 hfe von ~960 und 8 hfe von ~105 (was zum BFR96TS passt). Fw eigentlich jan 2010, ist mir aber nie aufgefallen das hfe falsch angezeigt wäre, möglicherweise bfr96ts fehlerkennung. Falls
11.1937 MHz in 128 steps (6.25 kHz per step). The gate time is adjustable in 8 steps from 320 µs ... 40.96 ms and the tolerance of the accepted count value, the window, is adjustable in 5 steps from +/- (6.25 kHz ... 100 kHz) for D7=0 in subaddress 05H and +/- (12.5 kHz ... 200 kHz) for D7 = 1 in subaddress
12018/index.html?;ACTION=3;LA=2;ARTICLE=15264;GROUPID=3321;artnr=RKT+12018;SID=11ToTNT38AAAIAAHHeYS80bf86e2168ca6570219ca42415425daf, wobei nur eine Wicklung in Frage käme! Alternativ, wäre auch ein Laptop-Schaltnetzteil interessant. http://www.reichelt.de/Netzteile-Festspannung/PSAA-60W-240/index.html?;ACTION=3;LA=2;ARTICLE=35161;GROUPID=4950;artnr=PSAA+60W-240;SID=11ToTNT38AAAIAAHHeYS80bf86e2168ca6570219ca42415425daf oder hier: http://www.ebay.de/itm/LED-Stripe-Trafo-Schaltnetzteil-Netzteil-24V-4Ah-96W-/120717963166?pt=DE_Haus_Garten_Inneneinrichtung_Leuchtmittel&hash=item1c1b59ef9e
scroll. Scroll 39 s Quantity Read Can be known whether during internal operation or not by reading BF. The Busy X 0 1 BF AC6 AC5 AC4 AC3 AC2 AC1 AC0 0 s flag and contents of address counter can also be read. BF = “1” : busy state, Address BF = “0” : ready state. Write Write data into internal RAM X 1
willst. Je nachdem, was Du mit der Kamera machen willst, kann ich auch den Blackfin empfehlen. An die BF53x und BF52x-Reihe lassen sich alle moeglichen Sensoren anschliessen. Die BF52x haben zudem USB 2.0. Allerdings kann sowas ganz schoen komplex werden (BGA, ev. SDRAM...) - ev. kommst Du aber mit einem
zuviele garstige Anomalien, uClinux ist darauf nich mehr wirklich unterstuetzt. Ab rev0.4 ist beim BF533 das Cache-Problem mit den oberen 64MB beseitigt (beim BF537 schon ab rev0.3). Hoffe, das hilft dir weiter, Gruesse, - Strubi
unchecked fs, running e2fsck is recommended VFS: Mounted root (ext2 filesystem). Freeing init memory: 96K (90000000 - 90018000) [/pre] und steht dann. Auch die Heartbeat LED steht still :-( In der setup.c habe ich den Uart umgebogen da ich noch einen der ersten GH bestitze die keinen CP2102 bestückt
########################################################## done Bytes transferred = 2624500 (280bf4 hex) ## Booting image at 20800000 ... Image Name: Linux-2.6.27.7 Created: 2008-12-10 11:20:42 UTC Image Type: ARM Linux Kernel Image (uncompressed) Data Size: 2624436 Bytes
console=ttyS0,9600 mtdparts=cmc_pu2:128k(uboot)ro,64k(environment),768k(linux),4096k(root),- AT91: 96 gpio irqs in 3 banks ... [/pre] Danke an alle, die noch grübeln und Jörn, der auch geschrieben hat :)
nach der Formel f0 = 10 * (43+F/4000) [Mhz] berechnet und kann mit 12 Bit eingestellt werden mit F = 96..3903 ergibt sich F: 430,24 Mhz < f < 439,75 Mhz in Schritten zu df = 2,5khz Damit sich keine Überschneidungen ergeben wird eine Schrittweite von 250khz (n=100) gewaehlt, daraus ergeben sich 39 wahlfreie
Parametric Ratings PART NUMBER ( C) PACKAGE ultiplex- • 100% Tested for Quiescent Current at 20V CD4051BF3A, CD4052BF3A, -55 to 125 16 Ld CERAMIC ers with CD4053BF3A DIP • Maximum Input Current of 1µA at 18V Oveo Full Package Logic Temperature Range, 100nA at 18V and 25 C CD4051BE, CD4052BE, -55 to 125 16
pre] diese warnings werden beim linken zu echten errors [pre] D:\avr-net-io\radig\newStack1_0_96/httpd.c:147: undefined reference to `strcases tr_P' D:\avr-net-io\radig\newStack1_0_96/httpd.c:254: undefined reference to `strcases tr' D:\avr-net-io\radig\newStack1_0_96/httpd.c:260: undefined
wenn ich mir so Aufwand und Nutzen anschaue, wäre ich langsam bereit, mich mit einer Samplerate von 96 kHz zu begnügen, wenn ich die Daten dadurch besser verarbeiten könnte :/ Gruß Santi
schon recht extrem. Allein durch diese angabe fallen schon viele kontroller aus dem Raster, da sie nur 96 oder sogar nur 48 KHz können. Was für reine Audioanwendungen auch ausreichend ist. (48 konsumer elektroniks MP3 Handy, 96 oberes mittelfeld, 192 ist dann somit High end class) RM9200 gibts meines
https://www.mikrocontroller.com/index.php?main_page=product_info&cPath=74&products_id=193&zenid=1bb3bf67016e451777c063cc420da56a und KMZ-51 MAGNETFELD SENSOR (bei Conrad) an einen ATmega32 anschließen. Leider habe ich keine Ahnung wie ich die Schaltung aufbauen sollte (Wiederstände, etc.) und
eingebe und "enthält" anwähle, kommen u.a.: NXP Semiconductors KMZ51,115 MAGNET-FELD-SENSOR SOT 96 (SO8) / T & R ROHS Verfügbar: 600 VPE: 100 1,80 EUR NXP Semiconductors KMZ51-BLISTER ROHS Verfügbar: 260 VPE: 10 2,37 EUR NXP Semiconductors
Sorry, ich dachte das wäre klarer rübergekommen. Ich suche quasi VG96 -> Kabel -> VG96 Die Möglichkeiten Crimpen und Löten sind mir bekannt, aber zu Arbeitsintensiv. Deshalb suche ich Stecker bzw, Buchsen mit Schneidklemmenanschluss oder als Alternative bereits fertige
up I/O port b ldi temp,$f8 out portb,temp ldi temp,$27 out ddrb,temp ;set up I/O port e ldi temp,$bf out porte,temp ldi temp,$c0 out ddre,temp ;set up I/O port f ldi temp,$0c out portf,temp ldi temp,$0c out ddrf,temp clr flags ;clear the flags register ;set up the lcd control registers, must be done
Write operation (MPU writes data into DR) 1 1 Data Read operation (MPU reads data from DR) Busy Flag (BF) When BF = "1", it indicates that the internal operation is being processed. So during this time the next instruction cannot be accepted. BF can be read, when RS = "0" and R/W = "1" (Read Instruction
horizontal 39 s Quantity scroll. Can be known whether during internal operation or not by Read readingBF. Busy Flag X 0 1 BF AC6 AC5 AC4 AC3 AC2 AC1 AC0 The contents of address counter 0 s and Address can also be read. (BF = “1”: busy state, BF = “0”: ready state) Write X 1 0 D7 D6 D5 D4 D3 D2 D1 D0 Write
09237 0x2415 e2 90 95 SYMBOL FOR acknowledgement NEGATIVE ACKNOWLEDGE 022 0x16 ctrl V 09644 0x25ac e2 96 ac ▬ BLACK SYN synchronous idle Synchronisationssignal09238 0x2416 e2 90 96 SYMBOL FOR RECTANGLE SYNCHRONOUS IDLE 023 0x17 ctrl W 08616 0x21a8 e2 86 a8 ↨ UP DOWN ETB end of Übertragungsblock-Ende 09239
nicht gerade eine vertauensbildende Maßnahme. http://www.faz.net/s/Rub9FAE69CECEA948EAAFE2806B54BF78AA/Doc~E700F06B7B1B84BFF8886EFF89B530D4C~ATpl~Ecommon~Scontent.html?rss_aktuell
Wackersdorf, Hoberg, Nukem, Mox, Mühlheim- Kärlich) ca. 9 Mrd € RWE/ Welt am Sonntag. In: Neue Energie 11/96 Castortransporte 3 Mrd.€ BKWK 2002. Vortrag von Johannes van Bergen (Geschäftsführer der Stadtwerke Schwäbisch Hall) auf dem parlamentarischen Abend des BKWK am 4.12.02 in Berlin. Sanierung Wismut
CD4049UBF3A -55 to 125 16 Ld CERDIP 0B) replacements for CD4009UB and CD4010B, respectively. CD4050BF3A -55 to 125 16 Ld CERDIP /Sub- Because the CD4049UB and CD4050B require only one power supply, they are preferred over the CD4009UB and CD4049UBD -55 to 125 16 Ld SOIC ject CD4010B and should be used
so aus: [c] Version 4 SymbolType CELL LINE Normal -32 32 32 64 LINE Normal -32 96 32 64 LINE Normal -32 32 -32 96 LINE Normal -28 48 -20 48 LINE Normal -28 80 -20 80 LINE Normal -24 84 -24 76 LINE Normal 0 32 0 48 LINE Normal 0 96 0 80 LINE Normal 4 44 12 44 LINE Normal 8
writes data into DR) Table 2. Various kinds of operations according to RS and R/W bits. z Busy Flag (BF) When BF = "High”, it indicates that the internal operation is being processed. So during this time the next instruction cannot be accepted. BF can be read, when RS = Low and R/W = High (Read Instruction
bei der heutigen Aufnahme kamen plötzlich fortlaufend folgende Zeilen: [pre] $GPGLL,,,,,115422.96,V,N*44 $GPZDA,115422.96,19,07,2008,00,00*6D $GPTXT,01,01,02,ANTSUPERV=AC SD OD PDoS *0A $GPTXT,01,01,02,ANTSTATUS=SHORT*6D $GPRMó$GPTXT,01,01,02,u-blox ag - www.u-blox.com*50 $GPTXT,01,01,02,ANTARIS
SQ SQ SQ SQ SQ Set the quantity of horizontal dot scroll. 39μs Quantity 5 4 3 2 1 0 Read Busy x 0 1 BF AC6 AC5 AC4 AC3 AC2 AC1 AC0 Can be known whether during internal 0μs flag and operation or not by reading BF. Address The contents of address counter can also be read. BF = “1”: busy state, BF = “0”:
