; ; DDS generator ; ; SINE and TRIANGLE based on ... ; -------------------------- ; Jesper Hansen's <jesperh@telia.com>.miniDDS ( 2000 ) ; and a thread at http://www.mikrocontroller.net/topic/244609#new ; many
r16,0xFF out DDRC, r16 ; Port für D0 - D7 ldi r16,0xFF out ddrd, r16 ; Port für WRclk und FQud ;Dem DDS chip erstmal einen reset geben, um alles sicher auf null zu stellen, ;und ihn darauf vorbereiten im parallelmodus programmiert zu werden start: sbi portd,2 ;gebe reset ein high rcall warte10u cbi portd
Diese Art der Signalerzeugung mittels eines Phasenakkumulators nennt man Direkte Digitale Synthese (DDS). Meistens wird sie zur Erzeugung von Sinus- Schwingungen verwendet, aber es ist genauso ¨oglich statt den Sinus-Funktionswerten die Werte einer beliebigen anderen Funktion einzusetzen. In der Praxis
1 2 3 4 5 6 E4 SMA C1 C70 C71 C72 IOUT11 R1 0.1uF 0.1uF 0.1uF 0.1uF 1K AVDD R35 R7 L8 L11 L12 1K 1K C69 X1 10mH 10mH 10mH 2.1uF GND NC 1 C73 C74 C75 C76 0.1uF 0.1uF 0.1uF 0.1uF A +3.3V A AVDD 3 4 E1 0 3 4 5 3 4 9 0 1 2 7 8 4 0 4 0 5 OUT VCC SMA 9 1 2 2 2 7 7 7 8 3 3 3 3 4 5 5 6 6 30MHZ C3 C4 C5 C6 C77 IOUT1 R4 0.1uF D D D D D D D D D D D D D D D D D D 0.1uF 0.1uF 0.1uF 0.1uF 1K D D D D D D D D D D D D D D D D D D D D D D D D D D D A A A A A A A A A REFCLK 69 L1 L2 L3 R6 PD2_SDIO 19 A0/SDIO REFCLK* 68 1K 10mH 10mH 10mH PD3_SDO 18 C8 C9 C10 C11 PD4_IORESET 17 A1/SDO 64 0.1uF 0.1uF 0.1uF 0.1uF PD5
Sagezahn
01000,0 Hz
BEDIENUNG
--
-
+
++
~
GROB AB
FEIN AB
FEIN AUF
GROB AUF
FORM
Power off
20 kHz Bessel-Tiefpass
Pegel
R-2R-Leiter, ungefiltert
nach Bessel-Filter
4.00 ms F
FREQUENZ
1000.0 Hz
SIGNALFORM
Sagezahn
ECHTZEIT
3.5x
Tasten: Z -- X -- C + V ++ Leertaste Signalform
; ; =========================================================================== ; dds-seq.asm - Schrittsequenzer fuer den ATmega8-Funktionsgenerator von 2003 ; ; Eigenstaendige Quelle. Der Generator von damals (Wellenformtaste, vier ; Stimmtasten, Frequenzanzeige) ist hier nicht mehr
; Digitaler Funktionsgenerator für Sinus, Rechteck, Dreieck und Sägezahn ; ; Copyright (C) 2003 Andreas Schwarz <andreas-s@web.de> ; ; This program is free software; you can redistribute it and/or ; modify it under the terms of the GNU General Public License ; as published by the Free Software Foundation; either version 2 ; of the License, or (at your option) any later version. ; ; This program is distributed in the hope that it will be useful, ; but WITHOUT ANY WARRANTY; without even the implied warranty of ; MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the ; GNU General Public License
as follows: Components Name: Prj. No.: A resistor values are in Ohms, i.e. 0R47, 5R6, 220, 5K6, 22K DDS Generator A 09037G capacitor values are in Microfarads, i.e. 220p, 0u1, 2u2, 33 Title: inductor values are in Microhenries, i.e. 0u22, 5u6, 68, 2m2 I2C gesteuerte Eichleitung Date: 22-Feb-2010 Size: Drw. No.: Rev: Modified: Last Change: Scale: A 09037G-DDS-ATT-E01 0 Approved: PCB Name: By: Time: 11:19:00 File:DDS_ATT.sch Sheet 1 of 1 1 2 3 4
EARU ELECTRIC Wiring Diagram OUT N L (1) (4) (20) (21) DDS661 kWh 000000 Forward and Reverse Measurement Function 230V 5 (60)A 50Hz 1000 imp/kWh RS485 + (24) (23) RS485 - (3) (6) N L IN EARU ELECTRIC
DDS simulator self test
Runs the ATmega8 headless (no audio device) and checks it against what programm/avr/da-test.asm says it must do.
stock = ISR every 25 cycles = 262144 Hz
PASS stock: LCD line 1 after
1); printf(" %5uHz", (uint16_t)SG.freq); } } //External interrupt0 service routine //used to stop DDS depending on active menu //any generator is stopped by setting flag value to 0 //DDs generator which is inline ASM is stopped by setting //CPHA bit in SPCR register ISR(INT0_vect) { SG.flag=0;//set
InitialVersion Rev. 0 | Page 2 of 36 AD9954 GENERAL DESCRIPTION TheAD9954 is a direct digital synthesizer (DDS) featuring a theAD9954 via a serial I/O port.TheAD9954 includes an 14-bit DAC operating up to 400 MSPS.TheAD9954 uses integrated 1024 × 32 static RAM to support flexible frequency advanced DDS technology
Spannungsversorgung AD9954 DDS Filter Leistungsreglung Abschwächerer Steuerplatine 400MHz DDS Clock NF-Ausgangchteck Modulation e g ä i . o M e PC Schnittstellen l n A
Elektronik Ernst Schmidt DDS Signalgeneratoren praktisch aufbauen und anwenden FRANZIS Das Verfahren der Direkten Digitalen Synthese (Direct Digital Synthesis - DDS) in der Praxis C++ Programmierung 470 praxisnahe Übungen mit Lösungen
************************************************************** ;* basic1.asm ;* Control uC für den DDS Generator mit AD9850 ;* Bedienelement ist nur ein Drehgeber mit Schalter. ;* Der Schalter schaltet zwischen Kommando- und Ausführungsmodus um ;* Encoder von Hannes LUX, 32 bit Mathe vom Internet als
Generator Configuration REFERENCE CLOCK PHASE COMPARATOR LOOP FILTER VCO RF FREQUENCY OUT FILTER AD9851 DDS REF CLK IN PROGRAMMABLE DIVIDE-BY-N FUNCTION (WHERE N = 2^32/TUNING WORD) Figure 5. Digitally Programmable Divide-by-N Function in PLL
; ******************************************** ; * [Add Project title here] * ; * [Add more info on software version here] * ; * (C)20xx by [Add Copyright Info here] * ; ******************************************** ; ; Included header file for target AVR type .NOLIST ; Don't list the following in the list file .INCLUDE "m644def.inc" ; Import of the file .LIST ; Switch list on again ; ============================================ ; P O R T S A N D P I N S ; ============================================ ; ; [Add names for hardware ports and pins here] ; Format: .EQU Controlportout = PORTA .EQU AD_WERTE_PIN
employing phase control of a direct that controls the measurement process, captures digital synthesizer (DDS) to track and report the and displays the results, and optionally launches a phase variations of the signal under test with frequency analysis program (Stable32 or TimeLab) respect to a 10 MHz reference
Bild
Bild
Bild
Bild
Bild
Bild
Bild
Bild
Bild
Bild
Bild
Bild
Bild
Bild
Bild
