wohl nicht das optimale Einsteiger Projekt. Geplante Hardware: FPGA -> EP2C5T144C8N PHY -> DP83848C ADC -> AD9218 DAC -> DAC2900 In einem ersten Schritt, möchte ich nur die Umsetzung von dem MII Interface auf die I & Q Signale vom Qam-16 mit dem FPGA realisieren. Falls, das Ganze je einmal
der link zum PHY ist hier http://cache.national.com/ds/DP/DP83848I.pdf >Nein. Typische Werte liegen zwischen 15..50 Ohm. Muss man dann halt >probieren und RICHTIG (tm) messen. d.h. entweder try and error oder bei Atmel nachfragen, ob man ein U/I Diagramm
Als PHY verwende ich momentan den DP83848CVV der kommt auch ohne SPI oder I2C aus. Nur hat der 4 TX Pins an denen ich 6 Datenströme seriell anbinden muss. Zu dem muss auch die Taktrate kompatibel gehalten werden. Ankommen tuen die Daten mit
OUTPUTS E AJOD HB541 HB541 RJ45 Buchse Ethernet PHY SPANSION National Semiconductor S29JL064H70TF100 DP83848VV 127FF466 G 64 Megabit (8 M x 8-Bit/4 M x 16-Bit) WE Simultaneous Read/Write Flash Memory 749010012 1052 Ethernet Übertrager Rückseite JM14AC LM25116 MH HA541 OCTAL BUFFERS/DRIVERS WITH 3- Wide Range
selbstgestrickte > Ethernet-Anbindung? STM32F407-Discoveryboard verbunden über RMII mit dem PHY DP83848. Das PHY ist mit dem VN5610 Interface über Ethernet verbunden. VN5610 kennt ihr vielleicht nicht wenn ihr nicht in der Automotiv-Branche beschäftigt seid. Das ist aber nicht so wichtig. Tatsache
update this value depending on the used external PHY */ #define PHY_SR ((uint16_t)31) /* Value for DP83848 PHY */ /* The Speed and Duplex mask values change from a PHY to another, so the user have to update this value depending on the used external PHY */ #define PHY_DUPLEX_SPEED_STATUS_MASK ((uint16_t
kosten die nämlich nicht und dann bekommst du es > evtl. ans Laufen... Das ist ein 10/100MBit Phy, DP83848. Laut diversen Design Guides für andere Phys, wie zb. http://ww1.microchip.com/downloads/en/AppNotes/en562748.pdf soll das ja anscheinend kein Problem sein. Lothar M. schrieb im Beitrag #4594827
mehrere Untiefen gelatscht. Hatte die fixe Idee, "geschwind" das Beispiel von UB für den PHY von DP83848C auf LAN8720 umzustricken (ohne irgendeine Ahnung von beiden Chips bzw. Registern, wohlgemerkt). Letztendlich hat das Flashen dieses Spezialprogramms ;) dazu geführt, daß der ST-Link kaltgestellt
**** PHY Extended Registers section : ************************/ /* These values are relatives to DP83848 PHY and change from PHY to another, so the user have to update this value depending on the used external PHY */ #if defined(SMSC_LAN8710A_PHY) /* The LAN8710A PHY status register */ #define PHY_SR
; /* Configure the PHY to generate an interrupt on change of link status */ Eth_Link_PHYITConfig(DP83848_PHY_ADDRESS); /* Configure the EXTI for Ethernet link status. */ Eth_Link_EXTIConfig(); } static void ETH_MACDMA_Config(void) { ETH_InitTypeDef ETH_InitStructure; /* Enable ETHERNET clock */ //RCC_AHB1PeriphClockCmd
. Erstens hängt es davon ab, wie fehlertolerant der PHY hinsichtlich der clock (und hier war der DP83848 etwas zickig) ist, und zweitens, ob der PHY in RMII oder MII betrieben wird. RMII ist bezüglich der clock anfälliger. All das kann man nachlesen. Es gibt Leute, die gefiltert und abgeblockt haben
JPAD B PB11 ETH2_JP 2 TX_ENE 3 3 3 3 3 3 3 2 2 2 2 2 U1_838438 PJPAD20JP202 PIETH20JP201 1 2 3 0 1 DP83848I N N X X D DD T A A _OU UPIU10RPIU10RGND 3.3V TX_DPG1G4 ETH2_JP3 D I V MM S K D Az_ U1_R7R 150R COU10C12 PIJPAD0JP302 PIETH20JP301 I R L P OM PIU10RPIU10R702 PIU10C1202 PIU10C1201 ETH2_JP 4 TX_D1D
RMII_REF_CLK Input 50MHz 50MHz TIM2TriggeTime Stamp MDIO Comparator MDC 50MHz MCO XT1/XT2 OSC PLLs NS DP83848 * XTAL * The NS DP83848 is recommended as the 25MHz input jitter requirement of this PHY is cospecification of the MCUjitter ST M 32S e m inarN ov em ber2 0 10 40 Media Access Controller: MAC Features
Blackboard: Man nimmt das hier https://www.ebay.de/itm/385440603731 Dann noch einen PHY DP83848 dazu https://www.ebay.de/itm/163535996543 und verbindet die beiden Teile mit _nur_ 11 Leitungen (RMII Interface) plus Versorgungs-Spannung und Masse. Damit läuft LwIP praktisch out-of-the-box
Einzelstückpreise zum Vergleich) - National DP83640 (10.89€ örks! dafür mit IEEE1588-Support) - National DP83848 (>= 2.89€) - SMSC LAN8700 (2.12€) - SMSC LAN8720 (1.72€) . (Punkt) Ich habe den letzten ausgewählt, weil er am einfachsten zu beschalten ist und keinen 50 MHz Oszillator für RMII braucht, sondern
32.768 kHz crystal, is the clock source for the RTC. U4, 50MHZ crystal, is the Ethernet PHY chip DP83848 clock. LandTiger V2.0 User Manual 7 Y3, 8 MHz is the clock for the JLink Debugger interface Note 1: See section 2.1 on powersupply and onboard battery backup for the RTC. 2.3 Reset Mode The reset
das Teil. Assembler/Compiler/RTOS gibts bei Zilog. Wenn Du magst, darfst Du auch noch einen DP83848C anklemmen und das 10/100 Ethernet in Betrieb nehmen. http://www.digikey.de/product-detail/de/DP83848CVV%2FNOPB/DP83848CVV%2FNOPB-ND/947542 Ansonsten gibts das alles fertig, wenn Dir SMD unheimlich
SOT223 IC4 27163-1232 IC SM 232A RS232 DRIVER IC1 27246-0140 IC SM 74LCX14 SO14 IC5 27250-2260 IC SM DP83848C PHYTER LQFP48 IC3 27250-2340 IC SM MCU LPC2368 TFBGA100 IC2 28500-2040 XTAL SM 12MHZ 30/50PPM 16PF XTL1 28515-1000 OSC MODULE SM 50MHz ACT9300 OCS1 35594-0290 PCB I/F LAN/USB/RS232 QL PCB ASSEMBLY
Timer MDIO input MDC TIM2 triggeTime stamp comparator XTAL 50 MHz 25 MHz OSC PLLS XT1/XT2 (1) NS DP83848 ai15659b 1. The NS DP83848 is recommended as the input jitter requirement of this PHY. It is compliant with the output jitter specification of the MCU. 86/93 Doc ID 15274 Rev 3 STM32F105xx, STM32F107xx
CONFIG_DAVICOM_PHY is not set # CONFIG_DP83822_PHY is not set # CONFIG_DP83TC811_PHY is not set # CONFIG_DP83848_PHY is not set # CONFIG_DP83867_PHY is not set CONFIG_FIXED_PHY=y CONFIG_ICPLUS_PHY=y # CONFIG_INTEL_XWAY_PHY is not set # CONFIG_LSI_ET1011C_PHY is not set # CONFIG_LXT_PHY is not set # CONFIG_MARVELL_PHY
