vielleicht irgendwo einen Denkfehler gemacht haben. Zur Hardware: - ATmega128, ext. Quarz mit 16 MHz - 74HC373D als Adresslatch - BS62LV1027S als RAM (ist ein 128K x 8, A16 ist auf Masse gelegt). Nacheinander ein paar Werte schreiben und anschließend alle zurücklesen per Bitgewackel (mit deaktiviertem
AM29LV800BB 90EA Flash TSOP48 356 IC ST 93S66 WMM6T SO 8 2500 IC Elpida R2518AB 8C DDR ram BGA 126 x SN74LCX00 MTCX SO14 500 IC Texas SN74ALVCH16374 DGGR 16 bit D register SO42 758 IC Texas SN74ABT16245A 16 bit bus driver SO42 242 x SN74AS373 SO20 500 x Philips SN74HCT374D SO20W 798 IC QS29FCT52 ATSO SO20W
Umsetzung wenn du die Anzahl der benötigten I/O verringerst: jeweils 8 Fototransistoren an ein Latch (74hc373 o.ä.) schalten und zu einem Bus verbinden. Das wären dann nur noch 8+8+1 Anschlüsse (Daten+OE+LE). Mit einem Adressdecoder würde sich das noch weiter verringern und du könntest es an einen STM32
kleiner CPLD Derzeit ist ein 512kByte SRAM an zwei der drei EBI-Ports (H und J) ueber Latches (74AHC373) eingeplant. Der dritte EBI-Port (K) ist somit weiter nutzbar und steht genauso wie die Ports A-D fuer eine Huckepack-Platine im Raster 2.54 zur Verfuegung. Alle Ports sind auch erreichbar,
Das bezweifle ich mal. Die XC95xxXL sind verdammt schnell, schneller als die normalen 74HC Logik ICs. Ich habe das Timing im Datenblatt des xmega mal kurz überflogen, demnach hat das Latch fast einen ganzen Takt Zeit. Das sollte bei weitem ausreichen. Da A0-7 erst nach dem Latchzyklus ausgegeben
Transistoren: BC547C (NPN), BC557C (PNP), je 10x (Basiswiderstände nicht vergessen, 10k sollte passen) 74HC595 - damit bekommst du mehr Ausgänge an deinem Mikrocontroller 74HC165 - damit bekommst du mehr Eingänge an deinem Mikrocontroller
300-500mA. Alternativ lötest Dir irgendwo eine "Barrel Jack" http://www.adafruit.com/products/373 ab (z.B. von so einem kaputten Teil wie gerade beschrieben), machst zwei Drähte dran, die Du dann ins Steckboard stecken kannst. Dann kannst direkt mit einem Universalsteckernetzteil mit dem richtigen
E4 E5 E6 E7 PB0 42 A8 IOTEST VSS PC7 16 g a 7 8 43 45 47 49 44 46 48 50 1 VDD 14 2 29 m 2 1C3-A m HC00 3 i 12IC3-D 11 7 VSS g 13HC00 VSS f } VDD o 1C4 4 IC3-B 6 IC5 m PORT E HC373 5 HC00 2864A VDD 1 28 a 20 20 V C3 P 1 OE 22 CE DD 0.1 F r 11 LE 19 IC3-C 8 27 WE V o 3 HC00 SS n 4 D0 00 2 A0 10 A0 D0
µprocessor besitzt der programmiert werden muss. Dazu eignet sich ein Parallelportprogrammer, der aus einem 74HC244 o.ä einfach aufgebaut werden kann. Entsprechende Bauvorlagen und Softwarehinweise finden sich zuhauf im Internet. Programmieren unter Linux war für mich immer die bessere Lösung.
Rabatt zu haben STK500: http://www.eproo-student.de/index.php?module=artikel&action=artikel&id=373
Datensprünge beim Adresswechsel im EPROM Ausgang zu vermeiden, sollte man eigentlich latchen, also z.B. einen 74HC574 statt des Exoten 40098 benutzen. Gelatcht wird dann mit der doppelten Frequenz des A0 Taktes. So hat man gleich die Bufferpower des 574 und das Latch in einem Rutsch erledigt. NB: Programm 0
beim Adresswechsel im EPROM Ausgang zu vermeiden, sollte > man eigentlich latchen, also z.B. einen 74HC574 statt des Exoten 40098 > benutzen. War das Latchen vor 30 Jahren unter DDR-Gegebenheiten, sprich Bauelementeverfügbarkeit, schon eine umsetzbare Möglichkeit, Matthias? Und wie ist das mit der
D Prlnted CfrcuLÈ Board S 2 200-30165 IC Dlgftal u4,u5 t4c3447P s 2 200-25 851 IC Dtgtral u10,ut3 74HC373N s 1 200-25 801 IC Dfgttal ull 74rrc365N S I 200-25362 IC Dfgital u14 74HC00N S I 200-25086 IC Dtgttal ul6 cD4001BcN NatLonal S 2 200-25L97 IC Digltal ul7,U18 74HC4024N S I 200-25]-52 IC Dtgftal
O C C M S ICW3 C Q D O C C M S N0FSR3 8 P0ICP408 9 V T H D 0 V T H D V T H D 3.3K FSR3 GND C CLGND 74HC595 S S D 0 74HC595 S S D 74HC595 S S D CN500 R141 C120 1 1 2 3 3 5 647 N5 6 7 0 C 11 223 4 3 6 4 N 5 6 7 0 0 11 223 435 6 4 N 5 6 7 0 0 P0R14101 P0R14102 C114 74HC4053 0.1 1 Q Q Q Q Q Q Q G1 1 1 C
MOTOROLA Order this document by MC68HC11A8TS/D SEMICONDUCTOR TECHNICAL DATA MC68HC11A8 MC68HC11A1 MC68HC11A0 Technical Summary 8-Bit Microcontrollers 1 Introduction The MC68HC11A8, MC68HC11A1, and MC68HC11A0 high-performance microcontroller
Ñ 24 December 2004 34 of 88 Philips Semiconductors ISP1160 Embedded USB Host Controller XOSC_6MHz HC_ClkOk PLL_Lock XOSC DIGITAL HC_Clk48MOut On HC PLL CLOCK On PLL_ClkOutHC_RawClk48M SWITCH On HC_EnableClock HC CORE HcHardware Configuration On bit 11 (SuspendClkNotStop) HC_NeedClock VOLTAGE REGULATOR
vor ca. nem Halben Jahr aktuell, ich habs geschafft. SD-Karte, anständiger 3,3V - Pegelwandler IC (MC74HC4050), serielles GPS, ATmega8, Assembler, ... Auf http://www.moritz-greif.de/elektronik_index.html ist alles erklärt. Unter Projekte gibts Bilder, unter Downloads den Assembler-code, Schaltpläne
= 480 000 * 3 "da RGB" = 1 440 000 Byte 1 440 000 Byte / 1024 = 1 406,25 kb 1 406,25 / 1024 = 1,373 MB 1,373 MB * 25 Bilder = 34,325 MB in der Sekunde wikipedia schreibt, das man mit 40 mb/sec rechnen kann. Wie es aber tatsächlich bei der Dockstar aussieht, ist eine anderer Punkt. Also
....1" 80 DA 373,"1.11.1.1111111.1.11*1" 81 DA 394,"1..1.1.1111111.1.1..1" 82 DA 415,"11.1....*........1.11" 83 DA 436,"11.1.1.1111111.1.1.11" 84 DA 457,"1....1....1....1....1" 85 DA 478,"1.1111111.1.1111111.1"
als Spiele zuwenig. Jetzt bin ich am überlegen, den HC374 durch ein kleines CPLD zu ersetzen. Dann sollten wenigstens auch 640x480 bei 4 Farben (aus 16) möglich sein. Jörg
eyJleHAiOjE1ODY3MTgwMDAsImxvY2F0aW9uIjoiYXQiLCJ2aWRlb0lkcyI6WyJ2LWMxdXZkbnZjeWxjMSJdfQ.BXMLshS_BSI6gmBLRj7EXmp3bar2Q_W5lKa30zOGvKoxotWurE1KYmwvegj-XcVZsLTlJFm5mloBnZkS75m0CwDALlsYpIS8SvtIyh6pTWSbyzdLLOPFx1aHTv_WN6dW4MiMVGytH_EOMfZwfpPJ9CV8AYrLdSYkhYY8EfJtOnzi5o8CYB7a6Slk6rOB-rb65W_h10nmsXIvN0329VVITJV__XWS_te1SwGy1LpaXlPT74uD_5sjRtETKQch0PI_ttXm0R4kvjmbluNwoUakGvvo35gxG-GjzPjK0hLwO9xVuOktdNX2yjJHaKYlQ68NIGldK3bhOzgrNfbCIyxhtw/stream.m3u8#i1 .... und erfinden gerade das Fahrrad. Na wahrscheinlich lesens hier unheimlich
Zahl der Toten von RKI und JHU ab 30.03.2020: 51 0 46 104 121 107 157 104 168 128 137 150 44 174 56 74 38 101 98 147 Noch Fragen? Die Zahlen der JHU sind mit grob 3% Fehler behaftet. Den Fehler gleicht man täglich aus. Ich hab auch schon Zahlendreher entdeckt in den JHU-Daten. Denn die Differenz
∂T 0 ∂R = − µ o − , in Ω ,c ∂t ∂t ∇ (µ To− µ ∇Φo = −∇ (µ T ) −o∇ 0, in Ω c (2.275) T × n = 0, on Γ Hc, (2.276) Φ = Φ ,0 on Γ Hc, (2.277) 1 ∇ T = 0, on Γ Hc, (2.278) σ 1 σ ∇ × T × n = 0, on Γ ,E (2.279) (µ o 0 µ To− µ ∇Φo+ R) n = 0, on Γ ,E (2.280) T n = 0, on Γ .E (2.281) The last boundary condition
Entity". Für die Netzliste ist ein Quad-Nand-Gatter in CMOS-4000er Logik in DIP Gleichwertig mit einem 74HC in (theoretisch BGA). Wenn man sich mitten im Design-Prozess anders entscheidet, ist es problemlos bei einem Component (instantiierte Entity) das Part auszutauschen, ohne dass die Netzliste was davon
. Für die Netzliste ist ein Quad-Nand-Gatter in > CMOS-4000er Logik in DIP Gleichwertig mit einem 74HC in (theoretisch > BGA). Wenn man sich mitten im Design-Prozess anders entscheidet, ist es > problemlos bei einem Component (instantiierte Entity) das Part > auszutauschen, ohne dass die Netzliste
Level A +IN B –IN 10 X: Don't care B 9 3Y 6 9 4A V– B +IN CE Cathode E C 7 B Vss 7 8 4Y uPC4570C TC74HCU04AP BU2090 LC78211 HD74HC153P LC78212 LC78213 IC101 : LC78211 IC102 : LC78213 IC103 : LC78212 Analog Function Switch Analog Function Switch Analog Function Switch L1 1 30 R1 IC105,106 : uPC4570HA
Steuerregister ausdecodieren und erfassen. So etwas kann man mit einer größeren Hand voll von LS-/HC-Logikbausteinen und einem µC hinbekommen. Damit ließe sich auch feststellen, ob die vorhandene Festplatte überhaupt zur Gänze genutzt wird, oder ob bereits die für die Aufgabe viel zu groß war und
Byte für den 16 bit-Zugriff gespeichert wird. Eigentlich sehe ich auf der Platine keinen einzigen 74LS373 oder 573. Das lässt in der Tat vermuten, dass die die Platte im XT-Bus-Modus betrieben wird. 8 bit ATA unterstützt heutzutage fast keine Platte mehr. Da die Statusregister 8bittig sind könnte
Bild
