einiges darüber in Erfahrung gebracht. U.a. weiss ich wie man das Mainboard-Flash (ein Spansion S29GL256 mit 32MB) via JTAG ausliest und programmiert. Der Pin-Algo des Gerätes ist mir aber noch ein Rätsel. Durch Experimente habe ich herausgefunden das sich in Sektor #251 ab Adresse 0x1F60000 Daten befinden
"OPV gesucht (Gast)"=Niklas M. ? BF256 statt teurer Picoamperdiode.
Dieter schrieb im Beitrag #5912029: > BF256 statt teurer Picoamperdiode. Mal eben bei Reichelt geguckt. Zwei BF256B kosten zusammen 56 Cent. Eine BAV199 mit zwei integrierten Dioden nur 5 Cent.
unbekanntes Protokoll spricht. Und in Zukunft wuerde ich sogar noch erwarten das diese Protokolle alle AES256 verschluesselt sind. Olaf
worden. https://4.img-dpreview.com/files/p/TS560x560~forums/58319967/449d6ebfad5f4f61924ed395a70bf95d Ich denke ich teste das mal und messe dann den Center Pin. Danke für deine Hilfe schon mal!
r s t ( a ( I i S m T ( E S E o D t o l a D 0 a C S ( D P F D 1 C M D L (3) PIC16(L)F1933 (1) 4096 256 256 25 11 8 2 4/1 1 1 3 2 4/16/60 I/H/E Y PIC16(L)F1934 (2) 4096 256 256 36 14 16 2 4/1 1 1 3 2 4/24/96 I/H/E Y (3) PIC16(L)F1936 (2) 8192 256 512 25 11 8 2 4/1 1 1 3 2 4/16/60 I/H/E Y PIC16(L)F1937 (2) 8192 256 512 36 14 16 2 4/1 1 1 3 2 4/24/96 I/H/E Y PIC16(L)F1938 (3) 16384 256 1024 25 11 8 2 4/1 1 1 3 2 4/16/603)I/H/E Y PIC16(L)F1939 (3) 16384 256 1024 36 14 16 2 4/1 1 1 3 2 4/24/96 I/H/E Y PIC16(L)F1946
folgendes Dokument gefunden: https://docs.ai-thinker.com/_media/esp32-a1s/esp32-a1s_es8388%25E6%259B%25BF%25E6%258D%25A2ac101%25E7%259A%2584%25E5%258C%25BA%25E5%2588%25AB.pdf&usg=ALkJrhit93-Dd2cFLAkYswHqCNjb_50ntg welches sich auf ein v2.3 zu beziehen scheint. Leider kann ich kein Chinesisch - konnte also
g76f1a1a-dirty I (455) cpu_start: Compile time: Jul 10 2021 15:07:21 I (462) cpu_start: ELF file SHA256: d63225ec5dce1e0c... I (468) cpu_start: ESP-IDF: v4.4-dev-1849-g8e3e65a47 I (474) heap_init: Initializing. RAM available for dynamic allocation: I (481) heap_init: At 3FFAE6E0 len 00001920
*********** Software System Reset Occurred ****************************** flash_protect ON: from 0xBF000000 to 0xBF01E757 flash_protect ON: from 0xBF030000 to 0xBF030FFF *** Warning - bad CRC, using default environment ============================================ Ralink UBoot Version: 3.5.0.0 -------------------------------------------- ASIC 3052_MP2 (Port5<->None) DRAM component: 256 Mbits SDR DRAM bus: 16 bit Total memory: 32 MBytes Flash component: NOR Flash Date:Feb 20 2012 Time:16:20:22 ============================================ icache: sets:256, ways:4, linesz:32 ,total:32768
storage area at the specified offset. the largest block of data that can be written at one time is 256 bytes. The command is complete when the CTS bit (and optional interrupt) is set. The ERR bit (and optional interrupt) is set if an invalid argument is sent. Note that only a single interrupt occurs
schrieb im Beitrag #5839760: > Martin S. schrieb im Beitrag #5839588: >> Phil U. schrieb: >>> 9x BF245A 1€/Stck. >> >> Beim Reichelt zahle ich 0,21€ für einen BF245B... > > Poste mal einen Link dazu? Bitte sehr: https://www.reichelt.de/hf-mosfet-n-ch-30v-13ma-350mw-to-92-bf-256b-p5456.html?&trstct=pol_6 Aaah - ich sehe gerade, das ist ein BF256. OK, ein Irrtum meinerseits. Dann nehme ich das zurück. Ahoi, Martin
– 31 Init 0 Settable RESERVED 0x0000_00A0 – 0x0000_00BC 3.3 Memories The memory subsystem consists 256 kB Flash memory and two banks of 12 kB ultra-low leakage static RAM blocks. The 256 kB Flash memory is available to the user and can be accessed per 32-bit for read access and per 32-bit for write access
etwas gefunden. https://www.musiker-board.de/threads/parameterstreuungen-bei-jfets.550902/ > Der BF245A ist gut mit dem 2N5457 zu vergleichen. > Für die Impedanzwandler der SB-1-XX-Serie werden zum Beispiel Transistoren des Typs BF245B, BF245C, BF256C, MPF102 und 2N5457 verwendet. Diese JFETs unterscheiden
werden zum Beispiel Transistoren des > Typs BF245B, BF245C, BF256C, MPF102 und 2N5457 verwendet. Diese JFETs > unterscheiden sich teilweise mechanisch in der Anschlußfolge der Pins. Sie müssen > also gegebenenfalls um 180° gedreht eingebaut werden
X & D E R I V. C O N S T 34: ; ********************************** 35: ; 36: .equ cTc0Clk = clock / 256 ; Define from clock 37: ; 38: ; ********************************** 39: ; R E G I S T E R S 40: ; ********************************** 41: ; 42: ; free: R0 to R14 43: .def rSreg = R15 ; Save/Restore status
BYTE*,UINT), /* Pointer to the streaming function */ UINT btf, /* Number of bytes to forward */ UINT* bf /* Pointer to number of bytes forwarded */ ) { FRESULT res; DWORD remain, clst, sect; UINT rcnt; BYTE csect; *bf = 0; /* Clear transfer byte counter */ res = validate(fp); /* Check validity of the object
high byte. Due to the addition of the H register, this addressing mode is not limited to the first 256 bytes of memory as in the M68HC05. If none of the M68HC08 instructions that modify H are used (AIX; CBEQ (ix+); LDHX; MOV (dir/ix+); MOV (ix+/dir); DIV; PULH; TSX), then the H value will be $00, which
8041884&scm=1007.14677.110221.0&scm_id=1007.14677.110221.0&scm-url=1007.14677.110221.0&pvid=84ab9de6-a9bf-42f6-aa2d-04d4e50305b7&spm=a2g0o.store_home.promoteWysiwyg_4000000468059.0 Das ergibt (bei Lieferung aus China) folgende Werte: - bei 120Ah ist das pro Zelle nur 0,60EUR/Ah (Gesamtenergie rd. 6kWh
verbietet? Kann man dann noch als Autor eine neue Version dort veröffentlichen und AES-128 durch AES-256 ersetzen?
Beispiel: https://play.rust-lang.org/?version=stable&mode=debug&edition=2021&gist=1c37c420e4f69cc62c6bf1272793321c Ich wüsste jetzt nicht, wie man das noch verständlicher und besser machen könnte.
Anhang. Diagnose: Probleme beim Lesen des Kernels: [pre] SF: Detected MX25U6435F with page size 256 Bytes, erase size 64 KiB, total 8 MiB *** Warning - bad CRC, using default environment ... SF: Detected MX25U6435F with page size 256 Bytes, erase size 64 KiB, total 8 MiB SF: 3014656 bytes @ 0x90000
OK reserving fdt memory region: addr=0 size=100000 Loading Ramdisk to 037f1000, end 03b827bf ... OK Loading Device Tree to 037ea000, end 037f0f8e ... OK ft_board_setup_clock: setting /soc/clocks/refclk.clock-frequency to 100000000 Hz ft_board_setup_clock: setting /soc/clocks/sbclk.clock-frequency
Tables 37 Usage ID Usage Name Usage Type Section BD Flare Release OSC 5.2 BE Landing Gear OOC 5.2 BF Toe Brake DV 5.2 C0 Trigger MC 5.2 C1 Weapons Arm OOC 5.2 C2 Weapons Select OSC 5.2 C3 Wing Flaps DV 5.2 C4 Accelerator DV 5.3 C5 Brake DV 5.3 C6 Clutch DV 5.3 C7 Shifter DV 5.3 C8 Steering DV 5.3 C9
89S8253 ; @24 MHz loop for r2: for r3: next: next cpl P1.0 end loop Nun ist die Verzögerungsschleife 256 x 256 = 65536 Takte lang und man kann bei 24 MHz ein immer noch schnelles Flimmern erkennen. Wir fügen eine dritte Schleife hinzu. #cpu = 89S8253 ; @24 MHz loop for r2: for r3: for r4 = #4: next: next
die werden von IT-Receive als NEC erkannt, ON ist bei den neunen 0x01FE58A7, bei den alten 0xA1DE40BF. Sinnigerweise reagieren die alten nur auf ihren Code, die neuen auf beide Codes... Die neuen reagieren auch auf einige völlig andere Codes meines Fantek-Mediaplayer (NEC, 16Bit-Adresse 0x00F9), die
bei 0xA1DE00FF eingeschaltet. Allerdings dürfte es Silvester werden, bis sie wieder mit 0xA1DE40BF ausgeschaltet wird....... Da hast Du vermutlich keine reale Chance. Gruß aus Berlin Michael
Cfg Bytes Version SerialNr a77d1a001f00ffffffffffffffffffd27ff5 00020301 e079b644 fdb755bf und nach dem schreiben so: Cfg Bytes Version SerialNr a77d1a001f00ffffffff23000000ff527ff5 00020301 e079b644 fdb755bf hilft so erstmal nicht aber ist ein kleiner
detailliert beschrieben. Meine Experimente haben ergeben, das man mit PWM_CK_SE ein Taktteiler von 1 bis 256 für die PWM konfigurieren kann. - PWM_CK_SE := 0 -> PWM_CK = FSYS/256 - PWM_CK_SE := 1 -> PWM_CK = FSYS/1 - PWM_CK_SE := 2 -> PWM_CK = FSYS/2 - .... Bei 12MHz FSYS und PWM_CK_SE := 1 ergibt sich
Bytes of addressing range XDATA space: up to 512 Bytes of addressing range IDATA space: up to 256 Bytes. 0X1FFF PWM RTC ADC 0x918 OTP RF part register 8k bytes 0x880 128 byte 0x200 External RAM Internal RAM 512 bytes 256 bytes 0x0000 0x00 0x00 Figure 5 FLIP51 SPACE 7.2 Program Memory (CODE space
noch geringeres Rastmoment. Man könnte also einen BLDC im Schrittmotorbetrieb ansteuern (z.B. mit 1/256 Mikroschritt), wozu man irgend eine fertige Endstufe nehmen kann.
2fwww.lenze-selection.com%2ffileadmin%2f_processed_%2fcsm_Lenze-Selection-Klauenkupplung-ROTEX-SD_6bf8477975.jpg&exph=534&expw=800&q=schaltbare+wellenkupplung&simid=608007032053630595&selectedIndex=53&ajaxhist=0 Das orangefarbige Teil (in der Mitte) ist ein Dämpfungs-Element aus Kunststoff, das man
Windows. > Ist doch nicht so schwer zu verstehen... Wie lange gibts schon Prüfsummen wie MD5 oder SHA256? Gruß, Holm
nicht etwas verkrüppeltes wie bei SiFive (https://sifive.cdn.prismic.io/sifive%2F834354f0-08e6-423c-bf1f-0cb58ef14061_fu540-c000-v1.0.pdf => nur 8 datenbits! ich nutze oft 9-bit zum synkronisieren) oder einen STM32 Nachbau bei Giga Devices (aber gottseidank nicht etwas komplett eigenes). Aber gut.
IDE-Platte mit 8 bit betreiben, wenn man auf die ungeraden Bytes verzichtet. Ein Sektor hat dann nur noch 256 bytes, und beim regulären Auslesen erscheint jedes zweite Byte als 0x00 oder 0xFF. Das scheint hier aber nicht der Fall zu sein.
ausführt. Ich benutze die ja nicht "nicht", der IDE-Plattenkontroller auf der HD sammelt eben statt 256 Transfers Stücker 512... Die Original-Platte kann das wohl schon so, es gibt lt. ATA ein bit: 8-Data-Transfer gesetzt...
D6 habe ich aus diesem Video entnommen : https://ru-clip.net/video/MCNz3QOsYpQ/tronxy-x3-%D0%BF%D0%BE%D0%B4%D0%B3%D0%BE%D1%82%D0%BE%D0%B2%D0%BA%D0%B0-%D0%B8-%D0%BF%D1%80%D0%BE%D1%88%D0%B8%D0%B2%D0%BA%D0%B0-marlin-firmware-melzi-2-0-v5.html?fb_comment_id=787150454742500_831837980273747 Bernd_Stein
den entpackten MARLIN-Ordner im folgenden Pfad hinterlegt : G:\Projekte AVR-Studio\ATmega\ATmega256\ATmega2560\Marlin-2.0.5.3\Marlin-2.0.5.3 Was muss ich tun damit der Fehler behoben wird? Bernd_Stein
Dämpfung [dB] J310 : 11,6 (Is= 5mA) 3xJ310: 6,3 (Is=16mA, drei J310 parallel) 2N3819: 16,5 BF256B: 18 BF245B: 18 BF245A: 19,5 BF199: 0,7 (bei Ie=15mA) 2N3904: 0,6 (bei Ie=16mA) Die 30 Windungen auf dem Ringkern sollen dies ausgleichen. Besser wären hier nur 10 Windungen auf dem
Nachtrag: der FET ist ein BF245A Wahrscheinlich ist es besser, einen BF199 als 50-Ohm-Nachbrenner zu installieren (als Emitterfolger). Dann kann der FET nicht mehr durch die zusätzliche Koax-Kapatität schwingen und Rd kann
bekomme ich einen Fehler: > Failed config > >eqiva_key_ble: [source /config/esphome/esphome-web-8bf1d4.yaml:96] > > value must be at most 8. > id: key_ble Habe ich da etwas falsch verstanden? Gruß, Hendrik
