Hallo, ich verwende das erste mal einen AD7960 https://www.analog.com/media/en/technical-documentation/data-sheets/AD7960.pdf und habe den mit dem FPGA verbunden. Ich kann mit dem Oszi wunderschön die Bits D± und den Echotakt DCO± sehen, aber
/Artix7_USB3C_A.srcs/sources_1/ip/FIR_AD7960/demo_tb/tb_FIR_AD7960.vhd:121] fir_ad7960 ist der Name den ich dem IP gegeben habe, denn ich verwende mehrere FIRs am Ende, derzeit aber nur diesen einen. D:/vhdl/Artix7_USB3C_A/Artix7_USB3C_A.srcs
nicht sagen, aber ich habe ihn behoben. Und zwar habe ich aus der zugehörigen .XML des IPs (bei mir AD7960_FIR.xml) alle Einträge von tb_FIR_AD7960 gelöscht. Funktioniert jetzt wunderbar.
anzusteuern, welcher mit einem externen Trigger für die Wandlung funktionieren soll. Der Chip ist ein AD7961, beziehungsweise AD7960, welcher dann 18 bit hat aber sonst gleich ist. Für das conversion-timing und die Wartezeit bis zum MSB habe ich zwei state-machines gebaut, die soweit ok funktionieren
So, jetzt hab ich das auch für den AD7961 (16 Bits) und zwar mit 100 MHz Clock und ODDR. Simulation sieht gut aus, aber ich kann das nicht auf Hardware testen weil ich hier einen AD7960 habe. Dirk N. schrieb im Beitrag #6967648: > Ich
library ieee; use ieee.std_logic_1164.all; entity tb_AD7960_conversion_freq is end tb_AD7960_conversion_freq; architecture tb of tb_AD7960_conversion_freq is component AD7960_conversion_freq port (DINp : in std_logic; DCOp : out std_logic; DCIp : in std_logic
library IEEE; use IEEE.STD_LOGIC_1164.all; use IEEE.NUMERIC_STD.all; library work; entity tb_AD7960 is end tb_AD7960; architecture tb of tb_AD7960 is -- inside FPGA signal clk250 : std_logic := '0'; signal data_ready : std_logic := '0'; signal data : std_logic_vector(17 downto 0) := (others =>
ich den BTS mit PWM ansteuere, und habe ich einen Anlaufstrom unter 50A. Du kannst ja die BTS7960 parallel schalten.
gleichwertig und es braucht einen opv, damit ich den mosfet steuern kann. Oder ich nehme eben die bts7960, was wohl Blödsinn ist, wenn ich den Rest der schaltung verstehe.
verwende ich den weil der eben wenig stört. Ich verwende den zur Versorgung eines differentiellen OPVs AD8139 vor einem schnellen 18 Bit ADC AD7960. Funktioniert wunderbar und ich sehe die Schaltfrequenz nicht im Spektrum.
verwende ich den weil der eben wenig stört. Ich verwende > den zur Versorgung eines differentiellen OPVs AD8139 vor einem schnellen > 18 Bit ADC AD7960. Funktioniert wunderbar und ich sehe die > Schaltfrequenz nicht im Spektrum. ok, klingt wirklich interessant. Also wenn ich das Datenblatt richtig verstehe
laufen müsste es doch passen? Ich habe hier noch etwas gefunden: http://www.ebay.de/itm/Double-BTS7960B-43A-Motor-Driver-High-power-module-smart-car-driver-Arduino-/271032955613?pt=Wissenschaftliche_Ger%C3%A4te&hash=item3f1ad2b2dd Zu dem Chip (BTS7960B) habe ich ein Datenblatt gefunden, das die 43A
> Zu dem Chip (BTS7960B) habe ich ein Datenblatt gefunden, > das die 43A bestätigt. Jaja bla die Chinesen plappern da nur wie immer das Datenblatt der Bauteile nach. MOSFET Hersteller geben immer sehr optimistische
Hallo zusammen, ich verwende einen ADC, AD7960 der LVDS Ein- und Ausgänge besitzt. Um am FPGA LVDS ausgeben zu können (Artix7 HR Bänke) muss ich VCCO auf 2,5 V stellen. Allerdings ist es in meinem Design so, dass die Bank die ich noch zur Verfügung
Eingang angeschlossen. Gut, ich musste set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets ADC_7960/AD7960_DCOp_0] setzen, aber es funktioniert fehlerfrei. Jetzt sitze ich am nächsten Layout und habe ein paar Fragen dazu: 1. Welchen Nachteil hat das, wenn ich einen Takt nicht an einen Takteingang
testbench -- -- This testbench instantiates your generated FIR Compiler core -- instance named "FIR_AD7960". -- -- Use Vivado's Run Simulation flow to run this testbench. See the Vivado -- documentation for details. -------------------------------------------------------------------------------- library ieee; use ieee.std_logic_1164.all; use ieee.numeric_std.all; entity tb_FIR_AD7960 is end tb_FIR_AD7960; architecture tb of tb_FIR_AD7960 is ----------------------------------------------------------------------- -- Timing constants ---------------------------------------------
library IEEE; use IEEE.STD_LOGIC_1164.all; use IEEE.NUMERIC_STD.all; use ieee.math_real.all; entity AD7960_sim is port ( CLKp : in std_logic; CLKn : in std_logic; CNVp : in std_logic; CNVn : in std_logic; DCOp : out std_logic; DCOn : out std_logic; Dp : out std_logic; Dn : out std_logic; EN : in std_logic_vector(3 downto 0) ); end AD7960_sim; architecture sim of AD7960_sim is --- CLOCK --- signal counter500 : integer range 0 to 99 := 0; signal CLKp_buff : std_logic := '0'; signal CNVp_buff : std_logic := '0'; --- DATA --- type ROM512kx18
IEEE.STD_LOGIC_1164.all; use IEEE.NUMERIC_STD.all; library UNISIM; use UNISIM.Vcomponents.all; entity AD7960 is port ( CLK250 : in std_logic; data_ready : out std_logic; data : out std_logic_vector(17 downto 0); EN : out std_logic_vector(3 downto 0); CLKp : out std_logic; CLKn : out std_logic; CNVp : out
zwingend erforderlich wäre. Beispiele: LTC2335, 2344, 2345, 2348, 2357, > 2358, 2385, 2386, 2512, AD7960 Interessante Interpretation. Das würde implizieren, dass man die LVDS gerade bei den Wandlern benutzen *müsste*, um Störungen zu mindern. Ich habe bei Messanwendungen solche Wirkungen schon untersucht
@Malte S. (teebow): kauf die EBAY-Dinger nicht. Trotzdem habe ich noch was: die Suche nach BTS7960 findet dann Vollbrückenmodule, die in Richtung des eigentlichen Ansatzes gehen: "Ich möchte eine funktionierende H-Brücke bauen." https://www.makershop.de/module/motosteuerung/double-bts7960/
noch) ferige "Maker-" Module, z.B. Sowas: https://www.makershop.de/module/motosteuerung/double-bts7960/ (erster Googletreffer, weitersuchen) Alle Vollbrücken wollen mit einem PWM-Signal gefüttert werden. Das machst du z.B. mit einem Atmega oder einem Attiny. Der kann das 0..10V Signal in ein PWM-Signal
Ich werde das Teil jetzt im die ewigen Jagdgründe versetzen und habe mir bei der Reiterin einen BTS7960 auf Pr gekauft. Da gibt es massig Beispiele, die ich einsetzen kann. Danke nochmal an alle für die Diskussion.
vielleicht schon in einem Päckchen auf dem Weg zu mir? http://www.ebay.de/itm/272283879122 "Double BTS7960B DC 43A Stepper Motor Driver H-Bridge PWM For Arduino smart Car" für fantastische EUR 9,35. Der *BTS7960B* beinhaltet *Brückentreiber* + *P-N-Halbbrücke* und ist nach Doku für *Hochstrom-DC-Motoren
schon idiotensicher :-) Herz, was willst Du mehr? Kleiner Wermutstropfen: Lt Mouser ist der BTS7960B abgekündigt. Könnte also sein, daß es diese Module nicht mehr allzu lange geben wird :-(
Die Antworten beruhigen mich :P Ich muss wie in dem Beitrag 16bit AD und DA Wandler ansteuern. Geschwindigkeit egal heißt, meintwegen kann einmal 16bit senden 1 Sekunde dauern. Der Atmel Chip wird dann Master und die Wandler Slaves. Wie sehen eigentlich die Frames/
von SPI aus? Habe da noch nichts gesehn...wie würde das Empfangen eines 16bit Datenpakets von einem AD Wandler mit SPI beim Atmega aussehen? (Ich meine jetzt nicht dem Assembler Code, sondern den Bitstrom) Macht SPI einen Datenstrom aus beliebig vielen Bits zwischen nem Start und nem Stop Bit oder sind
drei phasen jeweils phase gegen sternpunkt. z.B. http://www.elektroniknet.de/typo3temp/pics/5fd1f0ad35.jpg
drei phasen jeweils phase gegen sternpunkt. z.B. http://www.elektroniknet.de/typo3temp/pics/5fd1f0ad35.jpg im englischen Back EMF: http://zone.ni.com/cms/images/devzone/ph/42517a871151.gif
Module U Disk Module CH376 USB Module U Disk Module CH376 USB Development Board Evaluation Board AD9850 Module DDS Signal Generator AD9851 Module DDS Signal Generator AD9850 AD9851 DDS Control Panel AD9833 AD9833 Module DDS Signal Generator Imported original NRF24L01 + 2.4 G wireless transceiver
amplifier module "BTS7970B BTN7970B high-power motor driver module with high-speed optical " BTS7960B BTN7960B high-power motor driver module with high-speed optical BTS7971B BTN7971B high-power motor driver module with high-speed optical L293 Optical Isolation Motor Driver Module L298 L298N motor
jeweils mit LTC2325 16 Bit, 5 MSps und galvanisch getrennt. Dann habe ich aktuell eine Hardware mit AD7960 18 Bits 5 MSps ohne galvanische Trennung die deutlich schlechtere Ergebnisse zeigt. Ist bei der Hardware OK, denn primär wollte ich andere Dinge testen und die funktionieren wie gewünscht. Ich
vom AD9508, die verbauen da nicht ohne Grund so einen µV-RMS-Low-Noise-LDO. :) Zum Jitter wurde in den anderen Beiträgen ja eigentlich schon alles gesagt, bei deinen geforderten Bit-breiten und Frequenzen
Controller Board sind Motorencontroller (z.B. sabertooth, cytron Controller oder die Problembehafteten BTS7960 Module aus China) angeschlossen so wie pro Motor ein Potentiometer. Mein Controller Board wertet die vom PC geschickte neue Position aus und fährt den Motor in die entsprechende Richtung um die Position
aber auch schon all der Zauber gewesen beim LM324. Für deine Schaltung wäre wohl eher sowas wie nen AD820 (glaub ich, müsste auch noch mal nachschauen) besser.
fertigen Step-Down Modul gebaut, funktioniert auch aber > regelt nicht bis 0 runter. Doppel BTS7960B Module aus China? Welche Spannung und Strom denn? Fahrregler wofür genau? Oberhalb Kleinleistung benutzt man doch keine linearen Spannungsregler, wenn man nicht unbedingt gar so glatte Spannung
sehr gering anfordernd ist) brauchen 2.4 Ohm als Stromverteilungswiderstände, was den ganzen Regler ad absurd führt, der liefert bei 2A dann nur noch 9.6V.
manchmal da, also ein Großteil der übertragenen Werte ist korrekt. Aber gut, dann frage ich mal bei AD nach.
gleichzeitig habe ich auch einen hochauflösenden mittelschnellen ADC mit Beschaltung drauf und bespaßt. Einen AD7960 mit 18 Bits und 5 MSample/s. Bin zufrieden und bekomme 15 rauschfreie Bits. Jan schrieb im Beitrag #6375521: > Hast du 10 Projekte gleichzeitig Fast. Ich habe noch zwei Weitere. Quasi den
#6431734: > Mit AXI4-Anbindung quasi, > oder? Das ist kein richtiges AXI. [vhdl]component AD7960_FIR is Port( aclk: in std_logic; s_axis_data_tvalid: in std_logic; s_axis_data_tready: out std_logic; s_axis_data_tdata: in std_logic_vector(23 downto 0); m_axis_data_tvalid
: OUT STD_LOGIC; DA_SDIN : OUT STD_LOGIC; DA_SCLK : OUT STD_LOGIC; AD_LRCK : OUT STD_LOGIC; AD_MCLK : OUT STD_LOGIC; AD_SDOUT : IN STD_LOGIC; AD_SCLK : OUT STD_LOGIC --*************************alle PMODS zuweisen******* DA_LRCK
Datenkabel-USB-fuer-Siemens-S25-S35-S35i_W0QQitemZ140351311941QQcmdZViewItemQQptZHandy_Zubeh%C3%B6r?hash=item20ad971045). Beide haben 3,3V-Pegel auf Rx und Tx. Der RS232-Adapter kann vermutlich aus dem VPx500 versorgt werden. Der USB-Adapter wird über USB versorgt und daher reichen GND, Rx und Tx.
angemeldet. Habe einen D-Link DI-534 Router. Bis jetzt arbeitet über den Router ein SIP-Telefon ALL7960 IP (am Ethernet Draht) ohne irgendwelche Pannen. Von diesem Telefon übernahm ich auch alle notwendigen Parameter und trotzdem sehe ich nur "no network". Wenn ich "System Info" aufrufe: Version, Storage
