|
Anzeige
|
Frage wegen DDS Rechteckgenerator
Gast
#880277
Hallo! Ich suche jemanden der mir etwas unter die Arme greift beim Verständnis DDS und Rechteckspannung. Am besten kurze Meldung per Mail, da ich jemanden suche der mir gegen cash etwas entwirft / coded. Es wäre von Vorteil, Deine Mail-Adresse zu haben... ;) Ich könnte Dir evtl. helfen. Daniel
Gast
#880460
Ein wenig kenne ich mich da aus...
Gast
#881067
Für Rechtecksignale ist eine DDS eher weniger geeignet, weil man recht viel Jitter kriegt. Besser ist da oft eine PLL. Wenn es um einen Software DDS geht, sollte man statt dessen besser auf einen Teiler mit Bruchanteil nehmen. Wie so oft hängt das aber von der Anwendung ab.
Gast
#881092
Man kann ein spektral sehr schönes Rechteck erzuegen in dem man ein Sinussignal mit entsprechender Frequenz erzeugt, dieses dann mit dem Anitaliasfilter filtert und dann wieder einem Komperator zuführt. Dafür sind die Komperatoren, die einige DDS Bausteine On-Die haben, gedacht. Viele Grüße, Martin L.
Gast
#881215
Ich habe selbst mit DDS gearbeitet und der Jitter ist bei entsprechender Wahl eines qualitativen Masterclockgenerators kein Thema. Der Komparator erzeugt "seht gute" Rechtecksignale.
Gast
#881231
...Freuenzbereich ?
Gast
#881256
Hallo misterX Ich habe vor einigen Wochen so einen Rechteckgenerator mit DDS entworfen. Frequenzbereich ist 0.. 30MHz. Es sind zwar auf dem Schaltplan noch andere Teile enthalten aner die kannst du ja ignorieren. Gruss Helmi
Angehängte Dateien:
Gast
#881457
DDS & Jitter ... Ein DDS hat soviel Jitter wie der treibende Clock and der schaltenden Flanke. Falsch. Je näher die Ausgangsfrequenz an den Eingangstakt herankommt, desto größer ist der Jitter. Ist ja auch logisch: Man hat ein großes Register mit sagen wir mal 32 Bit. Das MSB ist das Ausgangssignal. Zu diesem Register addiert man immer einen festen Wert dazu. Ist der Wert klein, muss man oft addieren, bis sich das MSB ändert --> kleine Ausgangsfrequenz. Ist der Wert, den man addiert sehr groß, läuft das Register schneller über --> hohe Ausgangsfrequenz. Da der Rest ja im Register drin bleibt und der feste Wert wieder dazu addiert wird, ist das Register dieses Mal ein bisschen schneller voll, denn beim nächsten Mal dauert es einen Additionsschritt länger. Deshalb jittert das Signal. Beispiel: Unser Phasenakkumulator hat 8 Bit. Wir wollen eine Frequenz von 10Hz erzeugen und haben einen Eingangstakt von 100Hz. Wir müssten also bei jedem 100Hz Takt den Wert 25,6 zum Phasenakkumulator dazuaddieren. Da das eine Kommazahl ist, rundet man auf 26 auf. Nun beginnt man: 26, 52, 78, 104, 130, 156, 182, 208, 234, 5, 31, 57, 83, 109, 135,161, 187, 213, 239,*10*......*15*....*20*....*25*...*4* Und so weiter. D.h. die Flanke kommt mal zu früh, mal zu spät, aber selten richtig. Man sieht das auch schön auf dem Oszi, wie das Signal jittert. Daniel Antwort schreiben |
Anzeige
|
