|
Anzeige
|
Üble Faktoren (Virtex5. Multiplizierer)
Gast
#884723
Zur Bewertung des Entwärmkonzeptes soll mal schnell und simple in einem Virtex5 FPGA möglichst viel Leistung verbrannt werden. Wie macht das am besten bei den Multiplizierer (DSP48 - Macros), bei welchen Faktorenpaare und -sequenz wird die Stromversorgen am stärksten belastet? http://www.geocities.com/Jacquesmartini/digital/pldpower/pld_power_measurement.html I've got the power! Falk P.S. Das nächste Mal solltest du einen inhaltlich sinnvollen Betreff wählen.
Gast
#884846
> http://www.geocities.com/Jacquesmartini/digital/pl...
Interessant, beantwortet aber meine Frage nicht. Gesucht wird eine
Testbeschaltung für die Multiplizierer um deren Transistoren möglichst
in jedem Takt schalten zu lassen. Für die CLB's habe ich mit mit einer
Kette aus T-FF und SRL schon eine gute "Heizplattenemulation". Jetzt
will ich sozusagen als "nachbrenner" die DSP-Blöcke im worst case
Betrieb parallel betrieben, jedenfalls bis das design mit dem IIR-Filter
fertig ist.
MfG
@ Heizer (Gast) >Testbeschaltung für die Multiplizierer um deren Transistoren möglichst >in jedem Takt schalten zu lassen. Für die CLB's habe ich mit mit einer Denkst du, die machen mehr Wärme als so ein Schieberegister? Du willst doch kein Hot Spot Messung auf dem IC machen, oder? MFG Falk
Gast
#886361
Das Enddesign nutzt die DSP-Blöcke, also sollte ich schon mal den leistungsbedarf durch diese mit einrechnen. leider ist unbekannt wieviel die Multiplizierer zum Leistungsverbrauch beitragen, also so was wie P_100 Slices = P_1_DSP kenn ich nicht. Ergo ausprobieren. Und Hot-Spot interessiert zwar nicht, die Unterschiedlichen C-Beschaltung an den Vint-GND Pärchen schon.
Gast
#886503
setze einen DDR Controller mit den richtigen Abschlüssen (SSTL2_II_DCI) im ucf ein und das ding kocht dir weg!!! Versprochen Antwort schreibenBitte melde dich an, um einen Beitrag zu schreiben. |
Anzeige
|
