Fehler im Design

Gast #889620
Lesenswert?
• ▲
▼
Ich bastle (Von Programmieren kann man noch nicht reden) immer noch an 
meiner kleinen Enigam Maschine in VHDL. Nun habe ich eine Entity rotor 
und eine Entity rotor_array (Ja, alles klein geschrieben). In der Entity 
rotor_array werden mittels generate mehrere Rotoren erzeugt. Da die 
Verarbeitung sequentiell erfolgen soll (Ein Rotor nach dem anderen) und 
die Rotoren einzeln mittels read_enable, write_enable und lookup 
selektiert werden, sollen die Ausgänge data_out, error und restart 
"verodert" werden. Aus den drei Möglichkeiten tristate, multiplexer und 
logische Verknüpfung habe ich mir diese ausgesucht. Das entspricht 
natürlich nicht dem originalen Aufbau der Maschine.
Das Design ist synthetisierbar (Mal abgesehen von den Warnings), sieht 
jedoch nicht so aus wie erwartet. Leider sind einige Ausgänge unbelegt. 
Warum ???

Danke
Angehängte Dateien:

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.