mikrocontroller.net

Forum: FPGA, VHDL & Co. Power Up Sequenz bei Xilinx Coolrunner-II


Autor: Nils Stahlhut (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo Leute,

was die Programmierung von CPLDs an geht bin ich noch etwas neu. Ich 
habe das Problem das beim hochlaufen der Betriebsspannung an einem 
Ausgang der eigentlich low sein sollte, so lange ein Spannungsimpuls 
abgegeben wird bis das Niveau der Betriebsspannung erreicht ist.

Verwendet wird ein XC2C256 und als Software die ISE 9.2i

Gibt es eine Möglichkeit dieses Verhalten während der Power-Up-Sequenz 
zu unterbinden?

Autor: Rick Dangerus (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hilft ein externer Pull-down?

Rick

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.