Einfacher Clockdoubler im CPLD

@ Der Albi (der-albi)

>Ich brauche in einem CPLD einen Clockdoubler. Also aus jeder Flanke
>(fallend/steigend) muss ein kompletter Takt generiert werden. (also auch
>mit steigender und fallender flanke)

Gibt da die berüchtigte Trickschaltung mit XOR.

>Er erzeugte Takt muss nicht 50%low/50%High sein.. er wird nur genutzt um
>interne Zähler zu resetten...

????
Ein Zähler wird mit einem Takt zurückgesetzt? Du machst komische Sachen.

>Hat da jemand ne idee?

Das macht man anders. Nimm einen soliden Takt, taste dein WR ab, und 
nutzt es dann zum Reset.

MFG
Falk

WR zum reset nutzen is keine gute Idee, da es ja grade um das reset 
geht, das das WR-Timing wiederherstellt. Es geht ja darum, dass ich 
definiert festlegen kann, dass die Shift-Register und counter resettet 
werden. WR hängt ja sozusamen von den Elementen ab, die resettet werden.

>Ein Zähler wird mit einem Takt zurückgesetzt? Du machst komische Sachen.
Der Zähler hat einen CLR-Eingang, der bei Posiviem Signal den Zähler 
resettet.
Ein Takt besteht aus Low|High|Low. Dabei entstünde also ein Reset.

Wie geht das mit den XORs? Das würde mich interessieren! Insofern der 
Impuls lange genug dauert um einen Reset für die Zähler auszulösen.

Falls das interessiert: Im schaltplan heißt das Element CB4CE (Counter) 
und SR16CE (Shifter)
"The (CLR) input, when High, overrides all other inputs and resets the 
data outputs (Q) Low"

Ich hoffe das hilft weiter, eine Lösung zu finden.

Ich habe leider keine Pins mehr frei. :-( Eine Verzögerung über RC-Glied 
ist zwar sinnvoll - daran hatte ich auch schon gedacht - aber es ist 
nicht möglich. Das muss alles intern passieren.

Was hilft mir ein FlipFlop, der auf beide Flanken reagiert...? Damit 
kann man   doch maximal den Taxt nachbilden, aber nicht verdoppeln, 
oder?

MFG

Öhhm ich kann die Fragestellung auch umformulieren: wie resettet man die 
Counter, bei einem beliebigen Flankenwechsel eines Signals :-)

@ Der Albi (der-albi)

>Öhhm ich kann die Fragestellung auch umformulieren: wie resettet man die
>Counter, bei einem beliebigen Flankenwechsel eines Signals :-)

Gar nicht. Derartige Lösungsansätze sind nicht sonderlich brauchbar.

MfG
Falk

Ich habe leider keinen Pin mehr frei, um ein Reset zu implementieren. 
Deswegen MUSS eine Leitung doppelt verwendet werden.
Mir fällt leider keine andere möglichkeit ein.. ich hab ja nichtmal ein 
ChipSelect :-(

Ich habe einen bidirektionalen Seriel-In-Out-Pin -> geht nicht
Der Clock-Pin geht auch nicht.
Nur der Pins der sagt, ob Lesen oder Schreiben dran ist, kann verwendet 
werden.

Mir geht es nur darum, nach dem Anschlaten einen Definierten Zustand zu 
haben, egal, das wie µC-Pins beim anschalten tun. Ich denke dafür ist 
der Reset ok. Bloß wie?

Der Albi wrote:
> Öhhm ich kann die Fragestellung auch umformulieren: wie resettet man die
> Counter, bei einem beliebigen Flankenwechsel eines Signals :-)

Nun ja, 2 FlipFlops mit je einem AND-gatter mit einem invertiertem 
Eingang zur Erkennung der Flanken. Danach die beiden Impulse mit 
OR-gatter zusammen fassen.

Zur Zeit habe ich es mit Invertern und And-Gattern gemacht. Siehe 
Anhang.
Leider wird dadurch kein Signal generiert.
Wie sagt man der Xilinx ISE, dass die Inverter zwecks 
Laufzeitverzögerung über den Chip verteilt werden sollen?

MFG

Wie sieht es mit freien Makrozellen aus? Eventuell könnte man 2 Zähler 
mit nachgeschaltetem Mux verwenden. Auswahl über die RD/WR Leitung, der 
nicht benutzte Zähler wird zurückgesetzt.

Gruß Jörg

Der Albi wrote:
> Zur Zeit habe ich es mit Invertern und And-Gattern gemacht. Siehe
> Anhang.
> Leider wird dadurch kein Signal generiert.
> Wie sagt man der Xilinx ISE, dass die Inverter zwecks
> Laufzeitverzögerung über den Chip verteilt werden sollen?
>
> MFG

Mit "NOREDUCE = 1" als Attribut.

Wenn nur um den Reset für Zähler geht, kann man das machen, der ist eh 
meist asynchron. Aber dann bitte mit der Flankenerkennung wie ich das 
vorgeschlagen habe. Das ist dann auch von der Optimierung und Lage der 
Gatter unabhängig. Oder man nimmt gleich die Doppel-Flanken-FlipFlops im 
CoolRunner II.

>Mit "NOREDUCE = 1" als Attribut.
Wo eingeben?

Das mit den Flipflops verstehe ich leider nicht richtig... wollt ihr 
damit die Inverter ersetzen, da Flipflops mehr "Durchlaufzeit" haben?

Doppelklcik auf die Leitungen am Buffer, dann über New....

Mit FlipFlop bleibt halt alles synchron, ich kenne ja deine Logik nicht, 
aber ich rate dir dringend, das ganze Design so synchron wie möglich zu 
bauen. Mit FF hast du dann genau 1 takt Verzögerung.

Aber dein Problem lässt sich viel einfacher lösen: Mit der 
Doppel-Flankenerkennung mit 2 FlipFlips und 2 AND2B1-Gatter, wie ich das 
oben schon beschrieben habe.

kannst du das mal skizzieren? ;-)

Nee, Montag erst. Hab zu Hause keine ISE. Hast du denn einen Clock, zu 
dem alles synchron ist, oder machst du ein asynchrones Design? Aber Takt 
müsste ja da sein, weil du ja Shiftest....

Ja, ich hab nen Takt zu dem ich shifte.. aber dazu is quasi nur der 
Counter und das Shift-Register syncron. Resetten will ich asyncron.
Der Takt liegt ja auch nur an, wenn ich was lesen/schreiben will. Ist 
also nicht immer da.

Das reseten bei wäre aber Asyncron.

-> Szizze auch gerne als handgemalte bmp (oder anderes Format ;-), falls 
das geht )

Also so ein Design würd ich nicht machen. Hast du keinen Clock, der 
immer anliegt? Wo kommt der für das Schieberegister denn her? Mach das 
mal lieber alles synchron. Ohne Takt klappt das mit der 
Flanken-Erkennung nicht.

Mit Takt gehts noch einfacher ist mir gerade eingefallen. Ein FlipFlop 
und ein XOR-Gatter. Takt muss an das FlipFlip, dein Signal, auf dass der 
Reset kommen soll an den D-Eingang, und dann fasst du den Eingang und 
den Ausgang des FF mit dem XOR zusammen. Der Ausgang des XOR ist dann 
immer kurz High, wenn das Eingangssignal den Pegel wechselt. Reicht für 
einen asynchronen Zähler-Reset.

Schlauer Hans: Haha. Danke trotzdem. O_o

Der Takt fürs schieberegister kommt vom SPI-Takt. Das funktioniert auch 
alles so, wies soll, nur ist der Anfangszustand undefiniert, wenn der µC 
mit den SPI-Beinchen wackelt beim PowerUp oder der anschließenden 
Inititialisierung... oder wenn der µC neu programmiert ist und vorher 
eine Übertragung im Gange war... es muss einfach ein asyncroner Reset 
her, damit definierte Zustände herrschen. Und das einzige, das sich 
abietet, sind die Flanken des Daten-Richtungs-Pins.
Mir würde es auch reichen, wenn der Reset nur auf eine Flanke reagiert.. 
das is wurst.. Hauptsache ein Reset ist drinne.

MFG