Forum: FPGA, VHDL & Co. DDS im CPLD und einfacher D/A Wandler


von Martin (Gast)


Lesenswert?

Hallo,

ich möchte in einem CPLD eine DDS einbauen und 3 oder 4 MSBs
ausgeben und über ein Widerstandsnetzwerk ein sinusähnliches
Signal generieren. Das Spektrum dieses Signals muss nicht sehr
sauber sein, nur eben kein Rechteck.
Ich hatte mal irgendwo eine Schaltung gesehen, wo mit ein paar
Widerständen am Ausgang eines Zählers ein Sinus generiert wurde.
Die Widerstände waren irgendwie speziell gewichtet um einigermaßen
Sinus rauszubekommen. Leider finde ich die Schaltung nicht mehr,
kann mir da evt. jemand helfen?

von Christoph db1uq K. (christoph_kessler)


Lesenswert?

Ein Dreieck dürfte noch das einfachste sein, das geht mit einem 
Vorwärts/Rückwärts-Zähler und einfachen R/2R/4R Widerständen oder dem 
üblichen R/2R-Netzwerk.

von Martin (Gast)


Lesenswert?

Hallo Christoph,

OK, um das Dreieck als Basis werde ich eh nich drumrumkommen, beim
wrap-around von 1111 nach 0000 gibts ja sonst einen mächtigen
"Hieb". Ich werde versuchen die Widerstände so zu ändern, dass das
Dreieck noch etwas abgerundet wird.

von Erzaehler (Gast)


Lesenswert?

Nein, die Widerstaende sind ein R/2R Netzwerk, aber im DDS drin braucht 
man ein Sinustabelle.

von Rick Dangerus (Gast)


Lesenswert?

Schau mal im Tietze-Schenk (z.B. 12. Auflage, Kapitel 18.5.4) 
DA-Umsetzer als Funktionsgenerator. Da werden 51k, 56k, 91k und 240k 
verwendet.

Rick

von Uwe B. (Firma: TU Darmstadt) (uwebonnes)


Lesenswert?

Nehme einen XC3S50 oder etwas aehnliches. Mit einem CPLD hast Du 
entweder zu wenig Logikzellen oder er ist teuere.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.