Rom initialisieren

[VHDL-Noob (Gast)]

Ich möchte distributed ram in vhdl initialisieren und zwar nicht 
statisch über Klammern sondern mit Werten aus einer Datei. Wie die 
Dateizugriffe funktioneiren glaube ich zu wissen aber die Zuweisung auf 
die Ramzellen scheinen in Modellsim wirklungslos zu sein:

Beispiel:

 type tram is array 8 downto 1 of natural range  3 downto 0;
 signal ram : tram;

process

 begin
  for i in 1 to 8 loop
   ram(i) <= 2;
  end loop;
  wait;
 end process;

Warum sehe ich die Initialisierung nicht in Modelsim?

[Thomas Ulrich (Gast)]

Was soll das wait? Wie kommt er da drüber ?

[VHDL-Noob (Gast)]

>Was soll das wait? Wie kommt er da drüber ?
Damit der Compiler nicht meckert

Problem ist jetzt gelöst!