Dual Port RAM im BlockRAM mit 2 frequenzen?

[FPGA-Neuling (Gast)]

Guten Tag!

für meinen Projekt habe ich ein DualPort RAM geschrieben:

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.numeric_std.all;
-----------------------------------------------------------------------------
entity vram is

  port
  (
    clka        : in std_logic;
    dina  : in std_logic_vector(7 downto 0);
    addra   : in std_logic_vector(12 downto 0);
    wea         : in std_logic;
    addrb    : in std_logic_vector(12 downto 0);
    doutb     : out std_logic_vector(7 downto 0)
  );

end vram;

architecture ram_arch of vram is

  type ram_t is array (0 to 8191) of std_logic_vector(7 downto 0);
  signal ram : ram_t;

begin

process(clka) -- clka 56MHz
begin
  if(clka'event and clka = '1') then
    if wea = '1' then
      ram(to_integer(unsigned(addra))) <= dina;
    end if;
  end if;
end process;

doutb <= ram(to_integer(unsigned(addrb)));

end ram_arch;

Daten werden mit 56MHz geschrieben und mit 35MHz ausgelesen.
Geht es so oder soll ich besser daten so auslesen???

process(clkb) -- clkb 35MHz
begin
  if(clkb'event and clkb = '1') then
    doutb <= ram(to_integer(unsigned(addrb)));
  end if;
end process;

[Jan M. (mueschel)]

Du solltest auf jeden Fall die zweite Variante vorziehen - so kannst du 
sicher sein dass a) die zwei verschiedenen Clocks erkannt werden und b) 
du hast einen synchronen Ausgang.

[Berater (Gast)]

Ich fürchte, Dein "RAM" braucht noch etwas Synchronisation !

[FPGA-Neuling (Gast)]

>Ich fürchte, Dein "RAM" braucht noch etwas Synchronisation !

Was genau meinen Sie???

[Willy (Gast)]

Hast du denn mal geschaut, ob deine VHDL-Beschreibung für das RAM
vom Synthese-Tool auch als RAM (Embedded RAM) implementiert wird
(sollte in irgendeinem Map/Ressourcen-Report ersichtlich sein) ?

Wieso verwendest du nicht ein Dual-Clock-RAM-Template ? Oder
benötigst du das RAM lediglich für Simulationszwecke ?

Gruß
Willy

[lkmiller (Gast)]

Ein BRAM kann von der Synthese eingesetzt werden, wenn die Adresse 
registiert (getaktet) ist. Es ist irrelevant, ob der Ausgang ebenfalls 
getaktet oder concurrent zugewiesen wird.
Wenn die Adresse kombinatorisch ist, wird ein Distributed RAM 
eingesetzt.

D.h. es müsste auf jeden Fall auch die Adresse B registriert werden.
Und damit gilt fürs Auslesen die Schreibweise 2.

Nach der Synthese im Synthese-Report nachsehen, ob auch wirklich BRAMs 
eingesetzt wurden.


Was der Berater meint dürfte ein Handshake sein, mit dem die schreibende 
Seite der lesenden Seite mitteilt, dass da was zum Abholen bereitsteht.