FSM springt nicht in nächsten Status

Du hast vergessen das Signal "Delay_45ms" mit in die Sensitivitätsliste 
des Prozesses aufzunehmen.

Ach ja, "state" heisst "Zustand" und nicht "Status" (state machine = 
Zustandsautomat).

>Ich habe eine FSM die nicht in den nächsten Status springt
Die SM wird in der Realität schon weiterspringen.

Du müsstest eigentlich schreiben:
Ich habe eine FSM die in der Simulation nicht in den nächsten Status 
springt

Ich hab das jetzt hier schon dreimal gesehen, dass die State-Machine in 
einen taktgesteuerten und taktlosen Teil getrennt ist.
Hat das irgendwelche Vorteile gegenüber der "normalen" Lösung mit halt 
einer taktgesteuerten Machine?

Ja:
Weil das ziemlich schnell keiner mehr kapiert
kann man sein geistiges Eigentum besser vor Diebstahl schützen.

Es ist wohl eher so, wie man das gelernt hat.
Ich habe alle Schreibweisen ausprobiert (3, 2, 1-Prozess) und bin bei 
der 1-Prozess-SM geblieeben, weil man keine Signale in der SensList 
vergessen kann.

Kombinatorik schreibe ich dann gerne concurrent, also statt

1

-- Power Up Delay Switch.

2

process (State)

3

begin

4

   if ((State = Power_Up) or (State = Power_Up_Delay)) then

5

    Delay_45ms_E <= '1';

6

   else

7

    Delay_45ms_E <= '0';

8

   end if;

9

end process;

kürzer:

1

-- Power Up Delay Switch.

2

Delay_45ms_E <= '1' when ((State=Power_Up) or (State=Power_Up_Delay)) else '0';

Das wäre in etwa die Kurzschreibweise in 1 Prozess:

1

:

2

signal Delay_45ms : integer;

3

:

4

:

5

state_switcher : process (CLK)

6

begin

7

  if rising_edge(CLK) then

8

    if Reset = '1' then -- das ist ja wohl auch der Power-Up-Zustand?

9

      State <= Power_Up_Delay;

10

      Delay_45ms <= 0;

11

    else

12

      case (State) is

13

      when Power_Up_Delay =>

14

        Delay_45ms <= Delay_45ms + 1;

15

        if (Delay_45ms = 2250000) then -- offenbar ein 50MHz-Takt?

16

          State <= Off_Power_Up_Delay;

17

        end if;

18

19

      when Off_Power_Up_Delay =>

20

        State <= Write_Data;

21

:

22

:

Wäre doch viel zu einfach zu kopieren/kapieren?

> Ich hab das jetzt hier schon dreimal gesehen, dass die State-Machine in
> einen taktgesteuerten und taktlosen Teil getrennt ist.
> Hat das irgendwelche Vorteile gegenüber der "normalen" Lösung mit halt
> einer taktgesteuerten Machine?

Wird oft noch so gelehrt, von Lehrern/Profs/was auch immer, die noch aus 
einer Zeit kommen, in der man eine FSM von Hand implementieren musste 
(und das geht mit der Trennung sehr viel einfacher).

Wenn jemand von der Viel-Prozess-Schreibweise zur Ein-Prozess-Methode 
wechselt kann der sich da schnell mal 1 Takt Latency einhandeln (weil ja 
der Zustand der Signale erst mit dem nächsten Takt geändert wird).
Aber das ist nur ein kurzer Lernprozess, danach wird alles viel 
einfacher.

Es gibt z.B. keine mehrfachen Zuweisungen an Signale, alle 
Abhängigkeiten stehen im selben Prozess, und der ist zur größten Freude 
auch noch getaktet.....

Also (concurrent, ohne process)

CLK  <= not CLK after 10ns; -- gibt 50MHz-Takt: 10ns low, 10ns high

>Also stimmt das, dass der Spartan 3E 900000000 Takte machen muss
>um 45ms zu kriegen?
Das wäre richtig bei einer Taktfrequenz von 20GHz.

Du schreibst doch selber ...if(Delay_45ms = 2250000)...
Das heisst, du wartest 2250000 Takte für 45ms, das sind dann 50MHz.

Datenblatt. Von Xilinx.

Da gibt es Takteingänge, der Spartan 3 kann ohne externen Takt gar nix.
(OK, OK, er kann Kombinatorik).

BTW:
Lattice MachXO können den eingebauten Oszillator, der zum Laden des 
FPGAs verwendet wird, auch für User-Zwecke verwenden.

Richtig, nur CLK in die Liste.

Die sensitivity-list eines process ist nur für die Simulation 
interessant. Wenn sich der Zustand eines der Signale in der Liste 
ändert, wird die Simulation neu berechnet.
Die Synthese legt mit einer unvollständigen Liste ein paar Warnungen 
vor, macht aber sonst alles richtig (fügt die Signale selbständig ein).

Und in dem von mir beschriebenen getakteten Prozess kann sich nur was 
ändern, wenn sich CLK ändert. Und dann wird alles neu berechnet.
Bei der fallenden Flanke ist die Berechnung dann auch gleich fertig, da 
gibts nix zu tun. Bei der steigenden Flanke gehts dafür aber richtig zur 
Sache.