Hallo,
ich sitze gerade an meinem Abschlussreferat über FPGAs. Soweit ist auch
alles bestens, nur beschäftigt mich die Frage warum sich historisch
gesehen SRAM basierte Bausteine gegenüber der Antifuse Technologie
durchsetzten ? Was Performance/Power/Kosten (Ich denke hier an
zusätzlichen Konfigurationsspeicher im Falle SRAM-FPGAs) angeht lag doch
die Antifuse FPGA Technologie ganz kalr vorne, soweit ich dies heute
beurteilen kann (Habe damals noch mit Lego gespielt)
Ist der SRAM Prozess einfacher/günstiger ???
Habe schon recht intensiv gegoogelt, jedoch nicht wirklich fündig
geworden.
Danke!
Der Lars
>warum sich historisch gesehen SRAM basierte Bausteine gegenüber der Antifuse >Technologie durchsetzten
Weil Menschen Fehler machen und Antifuse FPGAs nicht reprogrammierbar
sind.
Die Reprogrammierbarkeit SRAM basierter FPGAs war sicherlich einer der
Hauptgründe, dass sie sich im Vergleich zu Antifuse-Bausteinen
durchgesetzt haben.
Hat jemand vielleicht noch Infos parat was den eigentlichen
Herstellungsprozess angeht ? Damit meine ich: Ist ein SRAM Prozess
wirklich einfacher handzuhaben wie ein Antifuse Prozess und warum ?
Oder hat sich der SRAM Prozess einfach schneller entwickelt aufgrund der
steigenden Speicher Ansprüche im PC Segment ?
Entschuldigt meine Unwissendheit, aber so tief stecke ich dann doch
nicht in der Materie drinn.
Danke.
Der Lars
Bei nem Antifuse-FPGA werden im Chip Brücken weggebrutzelt und das ganze
so Programmiert. Brücke weg -> für immer. Sram kann beliebig oft neu
geladen werden. Vom Prozess würde ich raten, dass Antifuse einfacher
herzustellen war. Aber die Nachfrage wird halt sehr gering sein, und mit
den rapiden Fortschritten in den letzten Jahren wirds wahrscheinlich
mittlerweile relativ egal sein, ob das jetzt Sram oder Antifuse ist.
Antifuse wird meines Wissens heutzutage nur noch von Actel für ihre
raumfahrttauglichen FPGAs eingesetzt, da ne weggebrannte Brücke
naturgemäss weniger anfällig gegen Strahlung ist als eine Sram-Zelle.
Die Antifuses und die Programmierstromzuleitungen lassen sich nicht
beliebig verkleinern. Bei den Antifuse-FPGAs war bei den
Strukturverkleinerungen etwa bei 180-130nm Schluss. Einer der Gründe
dafür (so weit ich das mitbekommen habe), war die Tatsache, daß man den
erforderlichen Programmierstrom für Antifuses nicht mehr über die dünner
werdenenden Zuleitungen liefern und genau steuern konnte. Die dünneren
Zuleitungen selbst "brennen" aufgrund der Elektronenmigration durch.
Und da man bei den SRAM-basierten FPGAs weiterhin Strukturen verkleinern
konnte und somit die damit hergehenden Vorteile an den Endkunden
weitergeben konnte, haben sie das Rennen gemacht. Hat also rein gar
nichts mit OTP-Natur von Antifuse/Vialink-FPGAs zu tun.
Gruß,
fpga-dev
Hallo,
vielen Dank für die Beiträge. Speziell der Post von Valerij ist sehr
aufschlussreich.
@Valerij Du hattest schon einmal mehrere sehr interessante Beiträge zum
Thema Syntheseeinstellungen hier im Forum geschrieben aus denen ich
entnahm, dass du in der FPGA Thematik sehr bewandert bist. Hättest du
vielleicht für mich ein paar Literaturempfehlungen, die über das
Standard-VHDL Gefassel etwas rausgehen.
Vielen Dank
Lars
> Hättest du> vielleicht für mich ein paar Literaturempfehlungen, die über das> Standard-VHDL Gefassel etwas rausgehen.
Zur VHDL-Thematik würde ich folgende zwei Bücher empfehlen:
Advanced FPGA Design: Architecture, Implementation, and Optimization
von Steve Kilts von Wiley & Sons
VHDL-Synthese: Entwurf digitaler Schaltungen und Systeme von Jürgen
Reichardt und Bernd Schwarz von Oldenbourg
Eigentlich ein Muss für jeden, der FPGAs mit VHDL programmiert.
Was FPGAs angeht sind folgende Bücher empfehlenswert:
F. Kesel, R. Bartholomä; Entwurf von digitalen Schaltungen und Systemen
mit HDLs und FPGAs; Oldenburg-Verlag, 2006
V. Betz, J. Rose, A. Marquardt; Architecture and CAD for Deep-Submicron
FPGAs; Kluwer Academic Publishers, 1999
Application-Specific Integrated Circuits von Michael J. S. Smith von
Addison-Wesley Longman, Amsterdam (1997)
Das erste Buch ist DAS Standard-Werk auf Deutsch. Die beiden letzten
Bücher sind zwar etwas älter, die darin angesprochenen Zusammenhänge
haben immer noch ihre Gültigkeit.
Gruß,
fpga-dev
>einfacher handzuhaben wie
als
>Standard-VHDL Gefassel
Gefasel
Viel Glück bei deinem Referat, Tipp: Lass es unbedingt von einem
rechtschreibfreudigen Kollegen checken :)
Nachtrag:
> Advanced FPGA Design: Architecture, Implementation, and Optimization> von Steve Kilts von Wiley & Sons
Die Quellcodes liegen bei diesem Buch in Verilog vor, trotzdem ist das
Buch für jeden VHDL-Programierer empfehlenswert.
@ Emram (Korinthenkacker):
Jeder vollständiger Satz wird mit einem Punkt beendet. ;)
Gruß,
fpga-dev
>Jeder vollständiger Satz
Jeder vollständige_ Satz ;)
Und es heißt Eman, nicht Emram.
Und warum kommt IMMER, wenn jemand in guter Absicht auf grammatikalische
Fehler hinweist, ein Hansel wie du und sucht mit der Lupt nach
irgendetwas falschem im Hinweis?
PS: Niemand ist vollkommen.
@ Eman:
Ich wage zu behaupten, daß alle, die im diesem Forum posten sich über
ihre unvollkommene Beherrschung der deutschen Sprache bewusst sind.
Besonders diejenigen, für die Deutsch keine Muttersprache ist. Und auf
die Schreibfehler in einem technischen Forum hinzuweisen ist weder Sinn
dieses Forums, noch ist es in diesem Kontext die feine englische Art.
Oder soll jeder, der hier postet seine Mitteilungen zuerst einem
Korrektor vorlegen? ;)
Gruß,
fpga-dev
SRAM ist halt immer die erste sorte chips auf neuen technologie, weil
deren Struktur regelmäßig und somit leichter optimierbar ist. Also wenn
man mit einer neuech Technologie loslegt wie damals 90 nm dann übt man
mit einfachen Strukturen. Das sind eben Speicherblöcke und damit auch
FPGA's, das selbe Stück Maske 10000 Mal kopiert und fertig. Und der
gesamtausschuss ist geringer, da man getrost einen teil des Chips (den
mit dem Defekt) deaktivieren kann (verkauft man dann als die kleineren).
So in den Neunzigern hat Xilinx als grund für den Leistungssprung bei
den FPGA's angegeben, das man jetzt auf den neuesten Machienen fertigen
lässt und nicht wie bisher auf den abgeschriebenen , die 2 Generationen
älter sind. Die Formulierung war "SRAM-FPGA's eignen sich gut zum
Einfahren einer neuen Fertigungsstrecke" (wahrscheinlich war auch der
Preis für DRAM's im Keller, während sich mit FPGA's noch verdienen
liess).
