Gast
#918524
Hallo Ihr lieben und hilfsbereiten Menschen hier! Folgende Situtaion: Ich möchte eine SPI Schnittstelle zwischen einen uC und einem FPGA herstellen. Das FPGA (Virtex 4, Ev.-Board ML402,) soll von einem uC Daten über SPI erhalten. Programmiert werden soll dies über die Simulink Xilinx Blocksets. So jetzt habe ich mir die Grundlagen für die SPI angelesen und wollte nur noch mal nachfrage, ob ich es soweit richtig verstanden habe. Mein uC ist Master, mein FPGA= Slave. Es werden 4 Datenleitungen benötigt. 1. MOSI =Daten vom uC zum FPGA 2. MIS0 = Daten aus FPGA zum uC (brauch ich den überhaupt, wenn das FPGA eh nur Daten empfangen soll??) 3. SCK = Die Clock zur synchronisierung der Datenleitungnen usw. 4. SS oder CS = Chip Select. WEnn SS = --|___ (fallende Flanke) Begin der Datenübertragung. So, jetzt muss ich doch eigentlich immer den Takt vom SCK übernehmen, die DAten lesen, ablegen... und dass alles wenn bei SS/CS eine fallende Flanke ankommt!? Korrekt! Mehr muss ich doch eigentlich nicht beachten!? Die Snchronistation erfolgt durch SCK und das war es doch?! DANKE