interne Clock-Leitung mit timing constraints

Ich denke doch, dass DCM-Ausgänge schon als Clocks und damit "bevorzugt" 
und so schnell wie möglich behandelt werden. Schneller als schnell geht 
halt nicht. ;) Du kannst höchstens manuell irgendwelche Buffer zuweisen, 
falls die Synthese es nicht automatisch macht.

Das Signal wird einer Gruppe zugewiesen, die du dann "constrainen" 
kannst.

http://toolbox.xilinx.com/docsan/xilinx9/books/docs/cgd/cgd.pdf

stichwort:TNM_NET

Gruß,
Christoph

Dankeschön,

hab es ausprobiert wie Christoph es geschrieben hat aber komme noch 
nicht ganz klar.

NET "Interner_CLK" TNM_NET = "CLK_GRP";
TIMESPEC "TS_CLK_GRP" = PERIODE "CLK_GRP" 96MHZ

Es kommt immer noch die Fehlermeldung:

ERROR:ConstraintSystem:59 - Constraint <NET "Interner_CLK" S>: NET 
"Interner_CLK" not found.

Muss das Signal Top-Level (main.vhd) liegen? Oder welche Gründe kann es 
noch geben?

Gruß, Bustle

Ja, das UCF beschreibt ja die Pins und deren Attribute von und zur 
"Außenwelt", und das findet im Top Level statt.
Wenn man einen Clock über einen Pin reinbekommt, muss also das Attribut 
PERIODE auf den net namen angewendet werden, der im Top Level in der 
Entity steht.
Die Perioden der clocks, die aus der DCM kommen, berechnet er sich dann 
selber, die brauch man nicht mehr anzugeben.

Das constrain PERIODE an sich wird übrigens als T angegeben (also in ps, 
ns, us...) und nicht als frequenzangabe.

Gruß,
Christoph

>Das constrain PERIODE an sich wird übrigens als T angegeben (also in ps,
>ns, us...) und nicht als frequenzangabe.

Nein. Sowohl Zeit als auch Frequenz möglich:

NET "clk" TNM_NET = "clk";
TIMESPEC "TS_clk" = PERIOD "clk" 96 MHz HIGH 50 %;
(Original-Output vom Create-Timing-Constraints Tool von ISE)

schau an, wieder was dazu gelernt... :-)