mikrocontroller.net

Forum: FPGA, VHDL & Co. Clockphase beeinflussen


Autor: Hilfesuchender (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

hat zufällig jemand eine Idee, wie man ein Clock-Signal in der Phase um 
1ns-Schritte bewegen kann?

Bis jetzt habe ich es nur mit einem extrem hohen Takt und einer FSM so 
einigermaßen vertretbar realisert und komme auf lediglich 4ns-Schritte.

VG

Autor: lkmiller (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
>hat zufällig jemand eine Idee
wozu man sowas braucht?

Bitte ein wenig mehr Info.
Zielhardware (CPLD, FPGA, TTL)?
Hersteller?

Autor: Tim R. (vref)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Wir reden hier über clk >=2 GHz? Wow.
Die einfachste Möglichkeit ein Signal zu delayen ist wohl das Signal 
einmal zu invertieren.
Wenn einfaches invertieren bei dir ein zu langes Delay ergibt, musst du 
es wohl irgendwo ausserhalb des FPGA oder was du auch immer benutzt 
versuchen.
Manche Bauteile haben auch clock PLLs die man dafür benutzen kann. Aber 
2 GHz ist ne Nummer...

Autor: Christian R. (supachris)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Wir benutzen ICs von http://www.datadelay.com/ dafür. Klappt bestens. Im 
FPGA direkt wirds schwierig.

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Die neueren FPGAs von Xilinx (und wahrscheinich auch von Altera) haben 
programmierbare Delay Lines in den IO-Zellen, Auflösung AFAIK 80ps.

MFG
Falk

Autor: Sym (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Einfach eine PLL verwenden und die Verzögerung einstellen. 
Ausgangsregister kann man natürlich auch constrainen.

Autor: Hilfesuchender (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Habt vielen Dank für die Vorschläge ...

Zur Zeit verwende ich ein FPGA von Actel, da das Projekt einen Flash 
basierenden FPGA vorschreibt.

Ich werd mal die Clockinvertierung ausprobieren, andernfalls die externe 
Version. Der Vorschlag mit der PLL wird nicht klappen, weil das ganze im 
Betrieb angepasst werden muss. Und soweit ich weiß, werden die 
Einstellungen der PLL fest in den FPGA programmiert.

VG

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.