Gast
#927207
Hallo möchte eigentlich "nur" ein Signal wie folgt teilen:
1 | |
2 | |
3 | |
4 | |
5 | |
Die Simulation funktioniert, doch die Synthese will einfach nicht gehen und bring (Xilinx ISE) diese Fehlermeldung: Operator <DIVIDE> must have constant operands or first operand must be power of 2 Vielleicht kann mir jemand weiterhelfen? P.S. wenn ich durch 4 teile geht es ?:-)?