integer zu logic_vector und zurück

[Detlef _. (detlef_a)]

Hallo Experten,

wieso ändert denn die letzte Zeile des folgenden Codes sig_char !!??
Reale hardware, ISE 7.1

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
use IEEE.NUMERIC_STD.ALL;  
....
signal sig_char : std_logic_vector(7  downto 0);
sig_char <= "01010101";
sig_char <= conv_std_logic_vector(conv_integer(sig_char),8);

Cheers
Detlef

[Andreas S. (andreas) (Admin)]

Wenn du numeric_std einbindest, dann verwende es doch auch (und entferne 
_arith und _unsigned):

signal sig_char : unsigned(7  downto 0);
sig_char <= to_unsigned(to_integer(sig_char),8);

[Detlef _. (detlef_a)]

Ja, danke.

Cheers
Detlef